UVM:寄存器模型 应用

本文介绍了UVM寄存器模型在数字IC验证中的优势,如提高代码可读性,简化硬件寄存器的检查。通过内建的reg_sequences和手动检查方法,如set、update与mirror,实现对寄存器的自动化测试。同时,讨论了配置、模拟寄存器的过程,以及功能覆盖率的控制和事件触发的covergroup采样策略。

最后的一部分内容,我们讨论如何检查寄存器模型对不对,以及如何使用寄存器模型惠及验证平台,


1. 高可读性

这个优势是我们一开始就提出来的,也是显而易见的。

例如,没有寄存器模型时,我们的读写是这样式的:

class mcdf_coverage extends uvm_component;
	//...
	covergroup cg_mcdf_reg_illegal_access;											
      cmd: coverpoint reg_vif.mon_ck.cmd {
   
   
        type_option.weight =
评论 1
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Starry丶

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值