UVM：寄存器模型 构建

已于 2025-07-24 21:01:06 修改
阅读量1.5k 收藏 26
点赞数 2
CC 4.0 BY-SA版权
分类专栏： 数字IC验证方法学 文章标签： 数字IC IC验证
于 2022-03-10 14:05:51 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/Starry__/article/details/123400146
本文深入探讨了寄存器在硬件验证中的重要性，详细介绍了UVM中寄存器模型的构建过程，包括uvm_reg_field、uvm_reg、uvm_reg_map和uvm_reg_block的使用，以及总线适配器adapter的角色，强调了寄存器描述文件管理和生命周期的重要性。

目录

对于硬件模块来说，需要通过寄存器对硬件内模块的工作状态进行配置，或通过寄存器读取硬件工作状态。

所以寄存器对于硬件dut来说至关重要，在实际验证中，寄存器验证常排在验证清单的前列。

1. 寄存器基本概念

一个寄存器块由多个寄存器构成，各寄存器通过地址索引，每个寄存器由多个域构成。

如下图所示

在这里插入图片描述

1.1. 寄存器

一个寄存器大小通常为32bit，这32bit是由多个域组成，每个域含有大小、功能、读写方式等多个属性。

一个寄存器有如下几个属性时必须要配置好

● 索引地址：该寄存器在寄存器块中的地址

● 存取方式：其该寄存器的读写方式，例如只读、只写、读后置位等等。

域

例如下图所示一个控制寄存器

在这里插入图片描述

由上图可见控制寄存器有

了解本专栏 订阅专栏 解锁全文 超级会员免费看
使用VCS的ralgen来生成寄存器模型——UVM
weixin_42705678的博客
01-21 4414
标题一、编写test.ralf文件用于生成ral文件1.1test.ralf文件1.2 makefile二、adapter 一、编写test.ralf文件用于生成ral文件 1.1test.ralf文件 register ctrl { bytes 4; left_to_right; field rev { bits 27; access ro; reset 'h0; } field RE { bits 1; access rw; rese
UVM：寄存器模型 集成
Starry__的博客
03-10 1396
目录1. 总线适配器 adapter1.1. uvm_reg_adapteruvm_reg_adapter::reg2bus() 与 uvm_reg_adapter::bus2reg()uvm_reg_bus_op2. 寄存器模型 集成uvm_reg_map::set_sequencer(sqr,adapter)2.1. 集成于reg_sequence（个人思路）uvm_reg_sequence例码2.2. 集成于test，再向底层配置 构建了寄存器模型之后，那如何将寄存器模型集成到UVM的验证框架中去呢？
uvm验证寄存器模型生成工具
04-28
寄存器模型生成工具，可将excel表格直接生成uvm验证使用的寄存器模型
UVM学习整理——UVM整体介绍
热门推荐
lizhao_yang_的博客
11-26 2万+
目录 一、典型UVM验证平台介绍 1.1典型UVM验证平台的主要组成和基本功能 1.2UVM类库地图 1.3UVM常用类的继承关系 一、典型UVM验证平台介绍 1.1典型UVM验证平台的主要组成和基本功能 driver：向sequencer申请sequence_item(数据包transaction)，并将包里的信息按照总线协议规定驱动到DUT的端口上； sequencer：组织管理sequence，driver申请数据时，它就把sequence生成的sequence_item发给drive
UVM验证框架模板项目实战详解
最新发布
weixin_30336531的博客
11-02 645
UVM（Universal Verification Methodology）起源于OVM（Open Verification Methodology），由Accellera组织标准化后发展为当前IC验证领域的主流方法学。其设计初衷是解决传统定向测试在面对复杂SoC时验证效率低下、复用性差的问题。UVM通过引入受约束随机激励生成事务级建模和分层验证平台结构，实现了从“手写测试”向“自动化验证”的范式转变。尽管提供了通用框架，但在实际项目中必须根据具体协议定义派生类。
UVM_1：UVM介绍
weixin_45159924的博客
07-05 4968
UVM是IC验证方法学的一种，可以结合验证语言SystemVerilog使用。主要结合验证平台搭建和测试用例编写进行介绍。（最近在学UVM相关内容，整理笔记仅供参考）
VCS的ralgen命令产生UVM寄存器模型
SummerXRT的博客
12-16 8240
文章目录前言一、寄存器描述表格二、生成 .ralf 寄存器文件2.1 field2.2 register2.3 register block2.4 system三、产生UVM寄存器模型 前言     在验证时，寄存器模型是必不可少的一个环境，且在项目中可能面临着需要不断更新迭代的需求。那么如何快速建立 UVM寄存器模型 呢？采用VCS ralgen脚本的主要步骤如下： 中心化的寄存器描述文件，如 ods、CSV、XML等； 根据寄存器描述文件产生ralgen需要的 .ralf 格式的寄存器文件； vcs的
UVM：寄存器模型 应用
Starry__的博客
03-14 2061
目录1. 高可读性2. 多种验证方法2.1. 内建验证 reg_sequences部分源码禁止域名 uvm_resourece_db#(bit)::set()2.2. 手动验证随机化与set、update使用mirror维护 寄存器模型3. 快速获取 dut寄存器值3.1. 功能覆盖率 最后的一部分内容，我们讨论如何检查寄存器模型对不对，以及如何使用寄存器模型惠及验证平台， 1. 高可读性 这个优势是我们一开始就提出来的，也是显而易见的。 例如，没有寄存器模型时，我们的读写是这样式的： class mcd
精选资源
UVM寄存器模型.zip_UVM寄存器模型_apb_slave_agent_uvm xml_uvm apb driver_寄存
07-13
在这个"UVM寄存器模型.zip"压缩包中，我们能找到关于如何构建和使用UVM寄存器模型的相关资料，特别是针对APB（Advanced Peripheral Bus）总线的从机代理（apb_slave_agent）以及XML描述的寄存器配置。 首先，让我们...
UVM寄存器模型：高效验证的黄金法则
weixin_51211762的博客
08-24 705
域 (Field)| 寄存器的功能字段 | `uvm_reg_field` || 寄存器 (Reg)| 由域组成的基本单元 | `uvm_reg` || 寄存器块 (Block)| 寄存器的集合容器 | `uvm_reg_block` || 地址映射 (Map) | 定义地址偏移和总线 | `uvm_reg_map` || 存储器 (Mem)| 模拟存储空间 | `uvm_mem` || 设计流程| 单一源”原则，使用XML/IP-XACT等标准格式描述寄存器 |
《UVM实战》学习笔记——第七章 UVM中的寄存器模型1——寄存器模型介绍、前门/后门访问
qq_42135020的博客
04-24 5860
寄存器模型介绍、最简单的寄存器模型，集成到验证环境，前门/后门访问
UVM大百科（含各项UVM教程，笔记及代码）.rar
07-18
本人学习过程中整理的各项UVM相关资料，包括：UVM primer, UVM实战及笔记，UVM Cookbook，SV_UVM_Debug，UVM初级开发指南，UVM快速学习教程等。
【UVM】寄存器模型
加油小狗的博客
02-10 2214
从uvm_reg派生一个寄存器类：声明build函数，并在其实例化uvm_reg_field类；build函数负责所有uvm_reg_field的实例化调用configure函数，配置上述域参数一，是此域的父辈，也就是此域位于哪个寄存器中，即是 this；参数二，是此域的宽度；参数三，是此域的最低位在整个寄存器的位置，从0开始计数；参数四，表示此字段的存取方式，共支持25种；参数五，表示是否是易失的（volatile），这个参数一般不会使用；
UVM寄存器模型(一) —— ralgen脚本
hh199203的博客
07-14 1万+
文章目录前言一、总结 前言 一、 hefei@ubuntu:~$ ralgen -full64 -h Usage: ====== ralgen -h ralgen -v ralgen -l <lang> [-gen_c] -t <top> -f <file> [-top_domain <domainname>] [-B|-gen_byte_addr] [-I <dir1>:...:<dirN>] [(-e|-ext_ud)]..
使用VCS的ralgen命令产生UVM的寄存器模型的操作步骤
m0_68791502的博客
03-31 1929
4.直接在terminal上 make genreg 便可产生寄存器模型文件，如需要修改文件内容，可以在gvim底部命令行中输入 ：%s/123/abc/g 命令，将文件中的123全部更改为abc。1.根据reg.csv(寄存器的SPEC)文件生成一个reg.ralf文件,这个文件有特定的脚本生成(我目前不会)，当然也可以自己手写(如果寄存器比较小)3.有reg.ralf文件之后，编写一个生成寄存器模型的Makefile文件。2.".ralf"文件的格式。
简单高效，3步自动化生成UVM寄存器模型
m0_64319399的博客
03-15 1664
验证工程师搭建寄存器模型既可以手写，也可以利用脚本转化实现，但是手写寄存器模型可能出现潜在错误，寄存器越多存在的风险越大，会影响后期验证平台的调试。使用寄存器模型生成脚本一方面可以减少错误，一方面可以加快平台搭建速度。本文介绍了一种简单为寄存器模型自动生成方法
UVM之寄存器模型生成
weixin_44526273的博客
12-10 1512
field_access = sheet[field_access_column+str(i+field_num)].value # 域的access。field_access = sheet[field_access_column+str(i+field_num)].value # 域的access。field_bit_start = sheet[bit_start_column+str(i+field_num)].value # 起始位数。
寄存器模型自动生成脚本
m0_63249929的博客
09-16 505
寄存器模型，自动化脚本
UVM简介
qq_39794062的博客
02-10 3096
一、概述 UVM就一种验证方法学而言，它的思想却并不是必须要与某一种语言绑定的。因此，UVM的验证方法学通过吸取eRM、AVM、OVM、UVM等之前不同方法学的优点，集众家之所长。 所有的验证方法学服务目的都在于提供一些可以重用的类来减轻在项目之间水平复用和垂直复用的工作量，而同时对于验证新人又能提供一套可靠的框架，摆脱搭建房子构思图纸的苦恼。 UVM面向所有数字设计，涵盖了从模块级到芯片级，ASIC到FPGA，以及控制逻辑、数据通路到处理器验证的全部场景。 UVM中的Universal(通用)的含义代表
UVM实战寄存器模型
02-15
### UVM 中寄存器模型的实现与应用 #### 1. 寄存器模型的作用 在UVM框架下，寄存器模型用于抽象硬件设计中的寄存器结构。通过这种方式，测试平台能够更方便地访问和控制设备内部的状态。寄存器模型不仅简化了对DUT...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Starry丶

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值