UVM：寄存器模型 构建

已于 2025-07-24 21:01:06 修改
阅读量1.4k 收藏 26
点赞数 2
CC 4.0 BY-SA版权
分类专栏： 数字IC验证方法学 文章标签： 数字IC IC验证
于 2022-03-10 14:05:51 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/Starry__/article/details/123400146
本文深入探讨了寄存器在硬件验证中的重要性，详细介绍了UVM中寄存器模型的构建过程，包括uvm_reg_field、uvm_reg、uvm_reg_map和uvm_reg_block的使用，以及总线适配器adapter的角色，强调了寄存器描述文件管理和生命周期的重要性。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

目录

对于硬件模块来说，需要通过寄存器对硬件内模块的工作状态进行配置，或通过寄存器读取硬件工作状态。

所以寄存器对于硬件dut来说至关重要，在实际验证中，寄存器验证常排在验证清单的前列。

1. 寄存器基本概念

一个寄存器块由多个寄存器构成，各寄存器通过地址索引，每个寄存器由多个域构成。

如下图所示

在这里插入图片描述

1.1. 寄存器

一个寄存器大小通常为32bit，这32bit是由多个域组成，每个域含有大小、功能、读写方式等多个属性。

一个寄存器有如下几个属性时必须要配置好

● 索引地址：该寄存器在寄存器块中的地址

● 存取方式：其该寄存器的读写方式，例如只读、只写、读后置位等等。

域

例如下图所示一个控制寄存器

在这里插入图片描述

由上图可见控制寄

了解本专栏 订阅专栏 解锁全文 超级会员免费看
使用VCS的ralgen来生成寄存器模型——UVM
weixin_42705678的博客
01-21 4281
标题一、编写test.ralf文件用于生成ral文件1.1test.ralf文件1.2 makefile二、adapter 一、编写test.ralf文件用于生成ral文件 1.1test.ralf文件 register ctrl { bytes 4; left_to_right; field rev { bits 27; access ro; reset 'h0; } field RE { bits 1; access rw; rese
UVM：寄存器模型 应用
Starry__的博客
03-14 1984
目录1. 高可读性2. 多种验证方法2.1. 内建验证 reg_sequences部分源码禁止域名 uvm_resourece_db#(bit)::set()2.2. 手动验证随机化与set、update使用mirror维护 寄存器模型3. 快速获取 dut寄存器值3.1. 功能覆盖率 最后的一部分内容，我们讨论如何检查寄存器模型对不对，以及如何使用寄存器模型惠及验证平台， 1. 高可读性 这个优势是我们一开始就提出来的，也是显而易见的。 例如，没有寄存器模型时，我们的读写是这样式的： class mcd
uvm验证寄存器模型生成工具
04-28
寄存器模型生成工具，可将excel表格直接生成uvm验证使用的寄存器模型
VCS的ralgen命令产生UVM寄存器模型
SummerXRT的博客
12-16 7544
文章目录前言一、寄存器描述表格二、生成 .ralf 寄存器文件2.1 field2.2 register2.3 register block2.4 system三、产生UVM寄存器模型 前言     在验证时，寄存器模型是必不可少的一个环境，且在项目中可能面临着需要不断更新迭代的需求。那么如何快速建立 UVM寄存器模型 呢？采用VCS ralgen脚本的主要步骤如下： 中心化的寄存器描述文件，如 ods、CSV、XML等； 根据寄存器描述文件产生ralgen需要的 .ralf 格式的寄存器文件； vcs的
【UVM源码】寄存器模型reg model
最新发布
飓风_数字IC验证的博客
05-05 1083
UVM寄存器层定义了几个基类，当对这些基类进行适当的扩展后，这些类对DUT中的寄存器和memory读取/写入操作进行了抽象化。寄存器模型通常由block层次结构组成，这些blocks通常映射到设计的层次结构。blocks包含寄存器、register files和memories。UVM register layer类不能按原样使用。它们只提供通用和自省功能。它们必须通过扩展进行定制化，以提供与设计中的实际寄存器和memories相对应的抽象视图。
UVM寄存器模型(一) —— ralgen脚本
热门推荐
hh199203的博客
07-14 1万+
文章目录前言一、总结 前言 一、 hefei@ubuntu:~$ ralgen -full64 -h Usage: ====== ralgen -h ralgen -v ralgen -l <lang> [-gen_c] -t <top> -f <file> [-top_domain <domainname>] [-B|-gen_byte_addr] [-I <dir1>:...:<dirN>] [(-e|-ext_ud)]..
使用VCS的ralgen命令产生UVM的寄存器模型的操作步骤
m0_68791502的博客
03-31 1765
4.直接在terminal上 make genreg 便可产生寄存器模型文件，如需要修改文件内容，可以在gvim底部命令行中输入 ：%s/123/abc/g 命令，将文件中的123全部更改为abc。1.根据reg.csv(寄存器的SPEC)文件生成一个reg.ralf文件,这个文件有特定的脚本生成(我目前不会)，当然也可以自己手写(如果寄存器比较小)3.有reg.ralf文件之后，编写一个生成寄存器模型的Makefile文件。2.".ralf"文件的格式。
UVM寄存器模型.zip_UVM寄存器模型_apb_slave_agent_uvm xml_uvm apb driver_寄存
07-13
在这个"UVM寄存器模型.zip"压缩包中，我们能找到关于如何构建和使用UVM寄存器模型的相关资料，特别是针对APB（Advanced Peripheral Bus）总线的从机代理（apb_slave_agent）以及XML描述的寄存器配置。 首先，让我们...
UVM：寄存器模型 集成
Starry__的博客
03-10 1266
目录1. 总线适配器 adapter1.1. uvm_reg_adapteruvm_reg_adapter::reg2bus() 与 uvm_reg_adapter::bus2reg()uvm_reg_bus_op2. 寄存器模型 集成uvm_reg_map::set_sequencer(sqr,adapter)2.1. 集成于reg_sequence（个人思路）uvm_reg_sequence例码2.2. 集成于test，再向底层配置 构建了寄存器模型之后，那如何将寄存器模型集成到UVM的验证框架中去呢？
UVM：基于寄存器的进程虚拟机
02-23
在UVM中，`uvm_reg_block`、`uvm_reg`和`uvm_reg_field`类用于构建和管理寄存器模型。这些类提供了寄存器的读写操作、映射到内存空间、抽象化访问路径等功能。 **1. 寄存器模型创建** 在UVM中，可以通过继承`uvm_...
【UVM寄存器模型探索】：深度解读UVM的寄存器模型，让你的验证更精确
![【UVM寄存器模型探索】：深度解读UVM的寄存器模型，让你的...UVM寄存器模型是用于验证电子设计中寄存器行为的类库。它是UVM（Universal Verification Methodology）验证方法学的一部分，专门负责创建和管理寄存器抽象
简单高效，3步自动化生成UVM寄存器模型
m0_64319399的博客
03-15 1472
验证工程师搭建寄存器模型既可以手写，也可以利用脚本转化实现，但是手写寄存器模型可能出现潜在错误，寄存器越多存在的风险越大，会影响后期验证平台的调试。使用寄存器模型生成脚本一方面可以减少错误，一方面可以加快平台搭建速度。本文介绍了一种简单为寄存器模型自动生成方法
寄存器模型自动生成脚本
m0_63249929的博客
09-16 409
寄存器模型，自动化脚本
UVM之寄存器模型生成
weixin_44526273的博客
12-10 1304
field_access = sheet[field_access_column+str(i+field_num)].value # 域的access。field_access = sheet[field_access_column+str(i+field_num)].value # 域的access。field_bit_start = sheet[bit_start_column+str(i+field_num)].value # 起始位数。
使用Python脚本生成.ralf文件生成寄存器模型
qq_42873953的博客
06-24 5011
（3）读取到寄存器名（regname）不为空（None）时先处理寄存器的部分再处理寄存器的域，因为写入.ralf文件的顺序就是先写reg再是field。（4）按照寄存器名（regname）判断每一个寄存器有几个域（field）。当知道regname不为空（None）时，记录当前行数，开始寻找下一个不为空的名字。找到下一个regname不为空的行数，并与之前记录的作差，并记录下field的个数。（3）写出寄存器的各部分所对应的列，字母是用于后方访问单元格。（2）寄存器模型的sv文件。
(24)UVM 寄存器建模
数字IC小白的日常修炼
11-22 1503
UVM 寄存器模型概览 寄存器 UVM寄存器中心化管理方式 uvm_reg相关概念 configure各参数函数 uvm_reg_block 寄存器建模要点和流程 关注作者 对于硬件有了解的读者，都知道寄存器是模块之间互相交谈的窗口。一方面可以通过读出寄存器的状态，获取硬件当前的状况，另外一方面也可以通过配置寄存器，使得寄存器工作在一定的模式下。
UVM寄存器篇之一：寄存器模型概览（上）
TroubleMaker
09-18 5179
本文转自：http://www.eetop.cn/blog/html/28/1561828-6266218.html 对于硬件有了解的读者，都知道寄存器是模块之间互相交谈的窗口。一方面可以通过读出寄存器的状态，获取硬件当前的状况，另外一方面也可以通过配置寄存器，使得寄存器工作在一定的模式下。而在验证的过程中，寄存器的验证也排在了验证清单的前列，因为只有首先保证寄存器的功能正确，才会使得硬件与硬件...
寄存器模型 — UVM
SummerXRT的博客
06-19 6362
文章目录基本概念寄存器模型的集成访问寄存器的方式1. 前门访问2. 后门访问3.前门访问和后门访问的比较寄存器模型的常规方法1. mirror、desired 和 actual value2. prediction的分类3. uvm_reg 的访问方法4. uvm_mem与uvm_reg的联系与差别 基本概念 寄存器块（reg_block）由包含很多的寄存器，也可以有存储器； 每个寄存器都由很多的域； 单个域包含多个bit位。 寄存器模型相关类(均为Object类型) 类名 功能 uvm
uvm methodology 方法介绍/uvm_reg及对应的方法get/update/mirror/write/read/write
cy413026的博客
04-16 7684
1.uvm介绍纯英文资料 1.1verification-methodology-reference 1.2uvm_reg介绍 2.uvm的常用方法及函数 本节转自UVM——寄存器模型相关的一些函数 0. 引言 　　在UVM支持的寄存器操作中，有get、update、mirror、write等等一些方法，在这里整理一下他们的用法。 　　寄存器模型中的寄存器值应该与DUT保持...
UVM实战寄存器模型
02-15
### UVM 中寄存器模型的实现与应用 #### 1. 寄存器模型的作用 在UVM框架下，寄存器模型用于抽象硬件设计中的寄存器结构。通过这种方式，测试平台能够更方便地访问和控制设备内部的状态。寄存器模型不仅简化了对DUT...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Starry丶

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值