SystemVerilog HVL：线程

原创 已于 2025-08-11 23:42:00 修改 · 737 阅读 · 3 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#数字ic #IC验证 #fpga/cpld

于 2022-01-06 16:38:28 首次发布
本文介绍了SystemVerilog中的线程概念，包括fork...join、fork...join_any和fork...join_none的用法。接着讨论了线程同步的重要性，并详细阐述了线程同步的方法，如事件(event)、信号量(semaphore)和信箱(mailbox)，通过实例展示了如何在并发执行环境中确保线程安全和数据一致性。

目录

Verilog与C++、Java等高级语言最显著的不同点就在于Verilog的并行执行性，这些活动都是并发的。所以对于测试而言，对这些活动的测试也需要并行测试。

一般将大多数的语句块模拟成事务处理器，并运行在各自的线程里。

1. 线程

线程是操作系统能够进行运算和调度的最小单位，允许并发执行，允许共享资源。

线程 - 百度百科

1.1. 创建线程

在Verilog中几乎所有的内容都是并行执行的，程序块中begin...end中的各线程是串行、fork...join中的线程则是并行的，而在SV中针对不同的线程并行执行方式，又引入了fork...join_none和fork...join_any。

fork…join

这是Verilog中的程序块，似乎在Verilog中较少用到，其含义是

fork…join内部的线程全部并行执行，当且仅当fork…join内部所有的线程执行完毕后，才执行join后面的线程

以下图为例，假设执行线程statement1的时间为1ns，执行线程

了解本专栏 订阅专栏 解锁全文 超级会员免费看
SystemVerilog HVL：简介及内容导航
Starry__的博客
12-14 2624
目录1.介绍1.1. 什么是SystemVerilog HVL2. 数据类型3. 数据结构4. 子程序5. 面向对象编程(Object Oriented Programming, OOP)6. 断言（System Verilog Assertion, SVA）7. 随机化8. 线程9. 功能覆盖率10. 多路数据整形器（Multi Channel Data Formatter, MCDF）验证项目 1.介绍 硬件验证语言（Hardware Verification Language, HVL） 是一种能
SystemVerilog HVL：随机化
Starry__的博客
12-30 836
目录1. 介绍2. 分布函数3. 随机类rand 与 randcrandomize(low)3.1. 约束设定权重分布 dist平均分布 inside多维分布3.2. 约束控制约束的 开关 constraint_mode()句柄的 内嵌约束 randomize() with {;;}软约束 soft随机变量的 随机性开关 rand_mode()3.3. 随机化 与 OOP父类constraint、子类constraint和内嵌约束 冲突父类句柄能随机化 子类对象嘛？元素为句柄 的随机数组3.4. 回调函数
System Verilog — 线程
Sisyphus415的博客
02-19 1040
SV中线程以及线程间的通信。
SystemVerilog线程
qq_39794062的博客
02-14 1508
一、程序和模块 module除了作为RTL模型的外壳包装和实现硬件行为，在更高层的集成层面，模块之间也需要通信和同步。 对于硬件的过程块，它们之间的通信可理解为不同逻辑/时序块之间的通信或者同步，是通过信号的变化来完成的。 从硬件实现的角度来看，Verilog通过always，initial过程语句块和信号数据连接实现进程间通信。 可以将不同的module作为独立的程序块，他们之间的同步通过信号的变化event触发、等待特定事件(时钟周期)或者时间(固定延时)来完成。 模块(线程)在仿真一开始便并行执行，
（十）System Verilog中线程
数字IC攻城狮
11-10 1850
System Verilog中线程线程的使用使用fork...join和begin...end使用fork...join_none和begin...end使用fork...join_any和begin...end在类中创建线程动态线程线程中的自动变量等待所有衍生线程在线程中共享变量停止线程 在实际硬件中，时序逻辑通过时钟沿来激活，组合逻辑的输出则随着输入的变化而变化。所有这些并发的活动在Verilog的寄存器传输级上是通过initial和always块语句、实例化和连续赋值语句来模拟的。为了模拟和检验这些语
【路科V0】systemVerilog基础15——线程控制
weixin_41788560的博客
04-10 1210
什么是线程 在SV中，可以认为线程即独立运行的程序。线程需要被触发，可以结束或者不结束。 举例： 在硬件module中的initial和always，都可以看做独立的线程，它们会在仿真0时刻开始，而选择结束或者不结束。 硬件模型的线程的特点 硬件模型中由于都是always语句块，所以可以看成是多个独立运行的线程，而这些线程会一直占用仿真资源，因为它们并不会结束。 验证环境中线程的特点 initial语句中例化的各个验证环境、...
Systemverilog（绿皮书）第七章——线程及其通信（一）线程使用
Jay_who的博客
04-21 601
SystemVerilog HVL：并发断言 之 sequence
Starry__的博客
12-27 1642
目录1. 序列 sequence时序sequence例子1.1. 信号关系周期延迟操作符连续重复操作符非连续重复操作符非连续跟随重复操作符1.2. 逻辑关系1.3. 采样方法 之前讲到，SVA主要完成协议检查和协议覆盖，而与时钟、时序有关的并发断言则是比较常用的断言。 并发断言是描述基于时钟周期，描述跨时钟周期的行为。 并发断言包含三层： ● 序列 sequence，用于描述一组信号的时序规律 注意这个sequence和验证环境中的那个sequence不是一回事，此处sequence就是描述某些信号的时序
SystemVerilog 验证-测试平台编写指南学习笔记（0）：验证导论
w0shishabi的博客
04-21 1710
目录---------- 0 引言 ----------1 创建SystemVerilog的原因？2 采用SystemVerilog的好处？---------- 0 验证导论 ----------1 与HDL相比，SystemVerilog 硬件验证语言（Hardware Verification Language，HVL）的典型性质？2 测试的层次？3 测试平台的功能？4 定向测试4.1 定向测试步骤？4.2 优点？4.3 缺点？5 随机测试6 随机化对象是什么？7 功能覆盖率的测量和使用步骤？8 测试平
systemverilog-线程通信
Nie_You的博客
08-24 761
systemverilog线程与通信整理。
System Verilog线程与通信
lfasdf的博客
05-25 406
在测试平台的环境里，大多数语句块被模拟成事务处理器，并运行在各自的线程thread（进程process）里。 线程：SV的调度器就像交通警察，总是不停地选择下一个要运行的线程。 线程之间通信：解决环境类知道发生器什么时候完成任务，以便及时终止测试平台中还在运行的线程。线程间通信由标准的Verilog事件、事件控制、wait语句、信箱和旗语。 Verilog里面执行方式：顺序执行（begin…end）和并发方式(fork…join) SV里面新加入两种创建线程方式：fork…join_none和fork…j
【从零开始学习 SystemVerilog】4.1、SystemVerilog 进程—— Threads（线程）
努力，加油每一天鸭~
09-10 330
【从零开始学习 SystemVerilog】3.9、SystemVerilog 进程—— Threads（线程）
SystemVerilog—Verilog与Systemverilog中的线程
最新发布
weixin_44700185的博客
06-03 925
在SystemVerilog中，​。
【SystemVerilog笔记(七)】线程的使用
cc__cc__的博客
01-21 2002
1.线程的使用 从硬件角度，Verilog通过always、initial过程块和信号数据连接实现进程间通信。 可将不同module作为独立的程序块，其同步通过信号的变化（event触发）、等待特定事件（时钟周期）或者时间（固定延时）来完成。 线程即独立运行的程序，需要被触发，可以结束或者不结束。 验证环境中的对象可以创建和销毁，软件测试端的资源占用是动态的。 软件环境中的initial块有两种分组方式，begin...end串行执行或者fork..join/join_any/join_none并行执行。
【SystemVerilog基础】7.线程
托马斯的博客
07-13 1359
绿皮书第七章内容
【路科V0】systemVerilog基础16——线程的同步
weixin_41788560的博客
04-11 1571
概述 测试平台中的所有线程都需要同步并交换数据。（在测试平台中，不但设计层次的各个硬件模块实例在依靠信号做同步和数据交换，验证环境中的各个组件也需要做同步和数据交换。） 一个线程等待另外一个线程结束。验证环境中的同步和数据交换依靠的是软件方式 示例： 例如验证环境需要等待所有激励结束、比较结束才可以结束仿真。 比如监测器需要将监测到的数据发送至检查器，检查器又需要从不同的缓存获取数据进行比较。 线程同步类型1——事件（event...
systemverilog-线程的使用与通信
sinat_41774721的博客
12-06 820
@[TOC] 1.并发线程 1.fork-join、fork-join_any 和 fork-join_none //父线程 fork statement 1;//子线程 statement 2;//子线程 statement 3;//子线程 join | join_any |join_none statement 4; join 子线程并行执行，必须在线程statement4执行之前完成 join _any 子线程并行执行，必须有一个子线程完成，线程statement4才
SystemVerilog学习 （10）——线程控制
apple_53311083的博客
11-17 707
在实际硬件中,时序逻辑通过时钟沿来激活,组合逻辑的输出则随着输人的变化而变化。所有这些并发的活动在Verilog 的寄存器传输级上是通过initial和 always块语句、实例化和连续赋值语句来模拟的。为了模拟和检验这些语句块,测试平台使用许多并发执行的线程。在测试平台的环境里,大多数语句块被模拟成事务处理器,并运行在各自的线程里。SystemVerilog 的调度器就像一个交通警察,总是不停地选择下一个要运行的线程
SystemVerilog（二）：IPC 触发线程、阻塞线程、等待线程竞争
qq446293528的博客
05-27 538
一、触发线程、阻塞线程、等待线程竞争 程序：sv P193 例7.20 先放结论： 1、触发线程早于阻塞线程、等待线程，则后两者不会触发。 2、同一仿真时间下，触发线程执行顺序在前，阻塞线程不会触发，等待线程触发。 解析：@阻塞事件控制边缘敏感，边缘触发步长极短，阻塞线程会错过触发。 3、阻塞线程、等待线程仿真时间或执行顺序早于触发线程，则两线程会触发。 二、IPC线程同步通信概念整理 1、竞争：一个事件同一时间，a线程阻塞事件，b线程触发事件，则发生竞争。 2、事件控制方式：@...
systemverilog ::
05-20
### SystemVerilog 语法概述 SystemVerilog 是一种硬件描述和验证语言，它扩展了 Verilog HDL 的功能，支持 RTL 设计、验证以及高级验证技术。以下是关于 SystemVerilog 的一些重要概念及其语法： #### 数据类型 ...
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Starry丶

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值