Verilog学习笔记1--基础知识

原创 已于 2022-04-19 15:33:32 修改 · 572 阅读 · 1 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#其他

于 2022-04-18 15:19:39 首次发布
这篇博客介绍了Verilog语言的基础要素，包括空白符、注释符、标识符、转义标识符和关键字。详细讲解了数值的表示方式，如整数和实数，并阐述了数据类型，如物理数据类型中的连线型、寄存器型和存储器型，以及它们的声明和使用方法。内容深入浅出，适合初学者了解Verilog。

1.1语言要素

一、空白符

包括空格符（\b）、制表符（\t）、换行符、换页符
目的：为了程序的易读性

二、注释符

单行注释‘//’
多行注释以‘/*’开头到‘*/’结束

三、标识符

用来命名信号名、模块名、参数名等，可以是字母、数字、$、‘_’（下划线）的组合，但必须以字母或下划线开头

四、转义标示符

以'\'符号开头，空白结尾

五、关键字

verilog规定无法被用户定义

六、数值

状态 含义
0 低电平，逻辑假
1 高电平，逻辑真
x或X 不确定
z或Z 高阻态

（1）整数及其表示方式

数制 基本符号
二进制 b或B
八进制 o或O
十进制 d或D
十六进制 h或H
最低0.47元/天 解锁文章
Verilog学习笔记
GtomajorTom的博客
05-18 1172
Verilog的基本设计单元是“模块”(block)。一个模块是由两部分组成的，一部分描述接口，另一部分描述逻辑功能，即定义输入是如何影响输出的。 运用模块化的思想，分别写出与门和非门的模块代码 综上可实现图示电路 通过上面的例子可见: • Verilog HDL程序是由模块构成的。每个模块的内容都是嵌在module和endmodule两个语句之间。每个模块实现特定的功能。模块是可以进行层次嵌套的。因此, 大型的数字电路设计可分割成不同的小模块来实现特定的功能,最后通过顶层模块调用子模块来实现整体功
Verilog学习笔记（1）:Verilog基础知识
ixue
09-19 2704
verilog学习笔记；verilog知识总结；verilog考试知识点汇总；Verilog基础知识；Verilog语法要素；空白符；注释符；标识符；关键字；转义标识符；数值；数据类型；物理数据类型；连线型和reg型数据类型的声明；存储器型；抽象数据类型；运算符和表达式；算术操作符；关系操作符；相等关系操作符；逻辑运算符；按位运算符；归约运算符（缩位运算符）；移位操作符；条件运算符；连接和复制运算符；模块的基本概念；模块的基本概念；端口
verilog学习笔记
11-19
VERILOG学习过程中关键点，常见易错点，绝对有用！
Verilog HDL学习笔记---行为级建模
07-18
由于Verilog HDL学习笔记中的例子部分由于OCR扫描技术原因存在错误和遗漏，这里不再详细引用具体内容。但是，通常在这类学习笔记中会给出一些实际的代码示例，以演示如何使用以上知识点设计具体的数字电路。例如，...
Verilog-HDL学习笔记
04-26
以上内容涵盖了 Verilog-HDL 学习笔记中的关键知识点，包括历史背景、数据类型、逻辑门、系统任务、内存加载以及模块实例等重要概念和技术细节，旨在帮助初学者快速掌握 Verilog-HDL 的核心知识体系。
大数据最全【Verilog HDL】FPGA-testbench基础知识(1)
2401_84181193的博客
05-04 1124
define 标识符 字符串 //注意句末无分号对于上述led闪烁模块，需要产生一个时钟信号给它，为了方便进行全文的修改，我们对时钟信号的周期进行宏定义如果不想让宏定义生效`undef WIDTH //此条语句之后，WIDTH失效//报错，因为宏定义已经取消定义模块名的关键字为module，同时测试模块以endmodule.........endmodule模块名的命名方式一般在被测模块名后面加上_tb，或者在被测模块名前面加上tb_
Verilog 语法笔记
最新发布
2303_76814451的博客
09-16 1915
verilog学习笔记方便回顾记忆，整理的一些基本知识点。
Verilog学习笔记（一）
alinna1234的博客
08-23 558
夏宇闻Verilog设计学习笔记
Verilog学习笔记1
weixin_38007487的博客
12-11 537
#Verilog学习笔记 quartus lite版本只支持Arria、Cyclone以及MAX系列，并不支持Stratix系列。
verilog学习笔记（一）
Qin_xian_shen的博客
11-06 795
什么是Verilog HDL?  Verilog HDL (Hardware Description Language) 是一种硬件描述语言，可以在算法级、门级到开关级的多种抽象设计层次上对数字系统建模。它可以描述设计的行为特性、数据流特性、结构组成以及包含响应监控和设计验证方面的时延和波形产生机制。此外，verilog提供了编程语言接口，通过该接口用户可以在模拟、验证期间从外部访问设计，包
Verilog学习笔记（完整版）
the-mote的博客
08-24 1395
IC概述摩尔定理晶体管数量24个月翻一倍，芯片性能18月翻一倍IC分类MSILSIVLSIULSI层级描述function：系统级、行为级，RTLlogiccircuitlayout自上而下IC设计方法发展CAD：传统电路验证工具，不能分析公差和验证功能低速电路仿真HW：16-bit 电脑SW：交互式原理图/布局编辑和设计规则检查解决了数学电路方程问题SPEICE：第一个电路仿真程序第一个版本：SPICE2G。
Verilog学习笔记（四）
Qin_xian_shen的博客
11-06 484
initial语句：在仿真中只执行一次，用于初始化变量，描述一次性行为，在仿真时刻0开始执行。 下面是initial语句的示例： `timescale 1ns/1ns  moduleTest(Pop,Pid); outputPop,Pid; regPop,Pid; initial begin Pop=0;//语句1。 Pid=0;//语句2。 Pop=#51
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值