STA静态时序分析

最新推荐文章于 2025-04-18 11:17:44 发布

原创

最新推荐文章于 2025-04-18 11:17:44 发布 · 1.3k 阅读

5 ·

CC 4.0 BY-SA版权

文章标签：

#后端

本文详细解析了路径基础和块基础的时序分析方法，涉及所需文件如库数据、PVT环境和互连数据，介绍了计算setup和hold检查的过程，以及如何阅读和解读时序报告。重点讲解了违例修复策略，包括hold和setup问题的处理技巧。

一、分析类型

通过分析方式分为Path-Based及Block-Based两种。
Path-Based 如图：
在这里插入图片描述
Block-Based如图：

二、需要的文件

1.Library data(.db)
STA所需要的Timing Model就存放在标准组件库（Cell Library）中。这些必要的时序信息是以Timing Arc的方式呈现在标准组件库中。
2.PVT环境
3.interconnect data (.spef)
P&R前使用0线负载模型，P&R后通过RCE提取spef电阻电容电路贴回(Back-annotate)STA计算交互延迟。
4.timing constraints (.sdc)
Path分为四类：reg/clk-reg/d reg/clk-ouput input-reg/d input-output。
定义好时钟后reg/clk-reg/q的约束就确定了，其他三类需要额外定义boundary condition, boundary condition一般包括：driving cell 、 input transition time 、 output capacitance load 、input delay 、 output delay。
其余属于timing exception.