STA静态时序分析2——sdc exceptions约束总结

最新推荐文章于 2025-06-19 16:00:11 发布
原创 最新推荐文章于 2025-06-19 16:00:11 发布 · 3k 阅读 · 30 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#后端

本文介绍了用于时序分析和优化的几个关键Verilog宏命令，如set_false_path用于设置无需时序检查的假路径，set_disable_timing用于打断cell内部的时序弧，set_case_analysis针对特定输入条件的时序检查，set_multicycle_path用于设定多周期路径，以及set_sense用于控制时钟在特定pin的传播。这些指令在设计流程中需谨慎使用，通常需要前端确认并避免不必要的风险。

set_false_path

语法：set_false_path -from pin/clk -to pin/clk -setup/hold 所有开关都是可选的，但至少要有一个from或to
用法：设置无需进行时序检查的路径，即假路径，这些路径的时序弧仍然存在并且会计算时序结果，只不过不进行报告和修复。通常包括某些不需要检查的IP端口、IO端口等，signoff前需要跟前端确认，而且最好尽量少用正则匹配，否则可能会设置了多余的路径导致PR工具没有进行修复违例很大，最后手修可太难了。

set_disable_timing

语法：set_disable_timing [get_cells XX] -from block_pin -to block_pin
用法：打断某个cell的两个pin之间的时序弧，所有经过这两个pin的路径都不会计算延迟也不会报告，所以这个指令比较危险，必须要前端明确确认之后使用。一般用于FLASH等两个不需要检查的端口之间。

set_case_analysis

语法：set_case_analysis 1/0 [get_pins XXX/X]
用法：用于某些IP只检查特定输入情况下的时序，比如插入scan chain的网表在scan mode只检查scan_enable为1的情况

set_multicycle_path

语法：set_multicycle_path int -setup/hold -start/end -from clk/pin-to clk/pin 其中-start是from高频时钟to低

最低0.47元/天 解锁文章
静态时序分析—set_sense
m0_61544122的博客
05-13 9771
set_sense 常见用法
静态时序分析（STA）基本概念
m0_61544122的博客
10-25 1984
静态时序分析中常见概念（fasle Path,multicycle path等）
区分set_sense和set_disable_timing
LRRRUI的博客
09-19 7495
*应用方法：**分频时钟的寄存器不与主时钟或者主时钟下的分频时钟有timing check，则可以使用set_sense -stop_propagation 在分频器定义的寄存器的CK pin上，cts阶段分频时钟单独长tree不与主时钟sink balnace，cts之后可以用remove_sense移出set_sense后做时序分析。​比如，选择器单元存在选择输入端到输出端的时序弧，但是设计中不存在通过该单元选择端口到输出端口的时序路径，这样可以通过屏蔽该时序弧，指导时序分析跳过包含该。
静态时序分析
Arist.
04-24 3277
1.什么是静态时序分析 静态时序分析是以一种非动态仿真的方式，来判断同步电路是否满足时序约束。有以下几个特点： 不需要产生激励向量； 只能验证各级触发器是否满足时序要求（能否被安全采样），而不能看逻辑功能是否实现； 分析速度远远大于动态仿真（后仿真）； 只能分析同步电路而不支持异步电路分析。而对动态仿真而言，只要设计好激励向量，测试用例，电路功能就可以被验证，而与是否同步无关； 动态仿真不可能完...
静态时序分析--时序约束
qq_44943193的博客
11-20 1793
同时创建时钟还需要设置时钟相关的其他基本信息，比如时钟源，时钟延时，时钟不确定性等，而升成时钟的优点则是自动继承主时钟的设置，无需额外设置，如下图生成时钟继承主时钟延迟的情况。而伪路径是针对时序路径并移除对应时序路径上的默认时序约束，而所有时序弧是一直有效的，如果与单元统一时序相关的书序路径有多余，而伪路径设置只作用于其中部分时序路径，那么时序工具默认还是会机选所有时序路径延时，只是对存在时序约束的时序路径进行时序性能评估，如下图。如下图，由于时钟1并不直接在设计中起作用，时钟1即为虚拟时钟。
【静态时序分析STA实战手册】：用PrimeTime实现FPGA等效分析的8步流程
[【静态时序分析STA实战手册】：用PrimeTime实现FPGA等效分析的8步流程](https://jerinjacobblog.wordpress.com/wp-content/uploads/2020/07/image-2.png?w=1024) # 1. 静态时序分析（STA）基础概念与PrimeTime工具...
【Innovus静态时序分析精通】：全面掌握IEEE 1801标准的STA秘诀
[【Innovus静态时序分析精通】：全面掌握IEEE 1801标准的STA秘诀](https://www.powerelectronictips.com/wp-content/uploads/2017/01/power-integrity-fig-2.jpg) # 摘要 本文旨在介绍静态时序分析（STA）的基本...
静态时序分析（STA）入门到精通：3分钟读懂WNS、TNS与Slack的真实含义（附报告解读模板）
![FPGA 引脚规划与时序分析]...静态时序分析（Static Timing Analysis, STA）是数字集成电路设计中确保时序正确性的核心技术手段。它通过形
【Innovus静态时序分析深入讲解】：确保时序正确性的高级技术，让你的设计更稳定
[【Innovus静态时序分析深入讲解】：确保时序正确性的高级技术，让你的设计更稳定](https://www.vlsisystemdesign.com/wp-content/uploads/2017/05/sta3.jpg) 参考资源链接：[Innovus P&R 操作指南与流程详解]...
静态时序分析简明教程(五)]生成时钟的sdc约束方法
weixin_43698385的博客
11-06 5949
这篇文章中，我们讲解了如何根据源时钟，产生新时钟的SDC约束方法，通过multiply的方式使时钟倍频，通过divide的方式使时钟分频，通过-source的方式标识源时钟（老时钟），也可以通过-edge的方式对齐源时钟和生成时钟的边沿，此外我们还讨论了有关时钟相位偏移的sdc相关约束方法。
STA | 7. SDC是如何炼成的？Exception篇 - 附MCP电路实现方法及命令优先级实例
graymount的博客
05-13 1778
本篇继续讲述SDC中的各式各样的Exception，大体上可以分为“加严”和“放松”两种类型，如下面几个命令：##更严格## set_max_delay set_min_delay se...
synopsys-SDC第三章——时序分析与约束
sz_woshishazi的博客
02-02 3681
synopsys-SDC第二章——综合的基础知识前言一、静态时序分析（STA）二、约束在STA中的作用1.作为声明2.作为断言3.作为指令4.作为异常5.约束的变化三、STA常见问题1.无功能检查2.无声明检查3.要求正确4.常见错误四、延迟计算与STA五、时序路径1.起点与终点2.打断路径3.功能路径和时序路径、时序路径 前言 约束常和时序分析紧密相关，所以在学习约束前，先了解一下时序分析的知识 一、静态时序分析（STA） STA不依赖输入向量，分析电路拓扑并计算不同信号到达个点的时间窗口，并和要求
这一节学一学时序例外约束
笨蛋大乌龟的博客
06-05 5049
时序例外约束是什么？时序例外约束指的是约束这些路径在综合时不让工具去分析它们。时序例外约束包括：set_max_delay/set_min_delay；set_multicycle_path；set_false_path 等这类约束常见的形式如下图中所示：从图中可以看出，这类约束之间存在优先级的限制，同时约束本身也有优先级的存在。比如：一次执行下面两条约束，尽管第二条执行较晚，但是工具还是会认定第一天约束设定的15为clk1到clk2之间路径的max delay值。再比如：对图示路径一次进行如下四条时序例外
时序例外约束(falsePath/maxminDelay/multiCyc/pathMargin)
cy413026的博客
07-17 4065
通常情况下，两个同步的reg进行timing_check时，组合逻辑的delay必须在一个时钟周期内到达，才能满足建立时间的要求，但是在某些情况下，从一个寄存器输出到另外一个寄存器的data端需要不止一个cycle的时间，而且这又不影响逻辑的功能。但是当我们通过上述约束设置以后，launch clk的沿推到了T=30ns，因此，两个寄存器之间的组合逻辑delay的要求就放松到了30ns，这样的状态下，Tsu是容易满足的。从图中可以看出，这类约束之间存在优先级的限制，同时约束本身也有优先级的存在。
Set_path_margin 命令介绍
weixin_44495082的博客
06-19 472
（2）-through|-rise_through|-fall_through <through_list>，指定timing path的through point。（1）from|-rise_from|-fall_from <from_list>，指定timing path的start point。（3）-to|-rise_to|-fall_to <to_list>，指定timing path的end point。（4）-rise|-fall，只设置终点信号是上升沿或下降沿的时序路径为时序调整的路径。
逻辑互斥和物理互斥的约束
weixin_47349046的博客
12-22 883
比如在如下电路中，由于 C1 C2 在 F3 F4 之间是有交互的，而在 F1 F2 之间，只能是 C1-C1 或者 C2-C2，不可能出现 C1-C2 或 C2-C1。如果两个 clock 定义在同一个端口上，那么这两个 clock 在物理层面就是不可能同时存在的，此时就需要声明成 physical exclusive。这时就需要在 MUX 的输出端创建两个 generated clock，然后声明成 physical exclusive。仔细讨论下逻辑互斥和物理互斥的区别。
SNPS Timing Constraints and Optimization学习记录
笨蛋大乌龟的博客
12-09 2531
使用set_max_delay或set_min_delay命令，可以用自己的指定的时间值覆盖默认的最大或最小时间。用上面的命令工具会忽略掉clock（lauch 和 capture edge）的关系，REGA到REGB 路径的延迟如果大于12 unit - setup ，path就认为违例了，就会报timing violation。是这么描述的，使用set_max_delay/set_min_delay指定的值覆盖默认的建立和保持时间。
创建DC时序约束文件
旺旺家族的传说
07-19 3780
时序约束 ###1. clock # 在设计之初 并不知道设计所能跑的时钟周期能有多小; 根据DC ICC 都是多次迭代 获得最优解的原则 ; 一开始先给自己的估计值; # 对于180nm 的库来说, 由于IO pad 的限制 , 最多能跑100Mhz左右 当然单独综合core 的频率会更大一些; #一开始 我们设置5ns 一开始紧一些 可以更快的获得 设计的时钟顶; # set clock constrians create_clock -period 5 [get_ports clk] set_dont
SDC命令详解：使用set_sense命令进行约束
前进，才知道自己的渺小
03-14 2680
SDC命令详解set_sense命令用于在时钟路径上存在非单调(Non Unate)单元时（比如异或门和同或门）设置时钟极性，如果想要移除极性设置，使用remove_sense命令。本文针对Design Compiler，但该命令同样存在于PrimeTime、IC Compiler等工具中，它们大致相同，略有差别（该命令是在SDC 2.1引入的，同时之前的set_clock_sense命令被废除）。
set_disable_timing -to digo
最新发布
12-05
<think> 我们正在处理一个关于Tcl命令`set_disable_timing -to digo`的查询。首先，需要注意的是，在时序分析工具（如Synopsys的Prime Time）中，`set_disable_timing`是一个用于禁用特定时序弧（timing arc）的命令。然而，命令中的`-to digo`部分看起来有些异常，因为通常`-to`选项后面应该跟的是一个引脚（pin）或端口（port），而"digo"可能是一个拼写错误或特定设计中的名称。 根据常见的用法，`set_disable_timing`命令的典型语法是： set_disable_timing [ -from from_pin ] [ -to to_pin ] [ -arc_type arc_type ] object_list 其中，`-from`和`-to`用于指定时序弧的起点和终点。`object_list`通常是包含这些引脚或端口的单元（cell）或线网（net）。 但是，用户提供的命令是`set_disable_timing -to digo`。这里可能存在两个问题： 1. "digo"可能是一个特定的引脚名称，但在标准术语中并不常见，可能是拼写错误，比如应该是"dout"或类似名称。 2. 或者，用户可能指的是某个特定设计中的节点名称。 由于我们没有上下文，无法确定"digo"的具体含义。因此，在回答中，我们需要解释命令的一般用法，并指出可能的错误。 此外，我们还需要考虑用户可能是在使用某个特定的EDA工具，但命令的语法在不同工具中可能略有不同。这里我们假设是Prime Time或类似工具的SDC命令。 因此，回答的结构如下： 1. 解释命令的一般用途：用于禁用时序弧，以忽略某些路径的时序检查。 2. 说明命令的常见语法。 3. 指出用户命令中的问题：缺少`-from`选项？以及`-to`后面的名称是否有效？ 4. 提供正确语法的例子。 5. 建议用户检查设计中的节点名称是否正确。 同时，我们还需要生成相关问题。 注意：由于我们无法得知用户具体的设计环境，因此只能给出一般性的指导。 </think>关于`set_disable_timing -to digo`命令的相关信息及使用说明如下： ### 命令解析 1. **命令功能** `set_disable_timing`是静态时序分析（STA）工具（如PrimeTime）中的关键指令，用于**禁用特定时序路径的时序检查**。 `-to digo`参数表示仅对**目标节点为"digo"的时序路径**禁用时序分析[^1]。 2. **语法结构** ```tcl set_disable_timing -to <target_object> [object_list] ``` - `-to digo`：指定目标节点为设计中的"digo"（可能为引脚/端口/线网名） - `object_list`：可选参数，指定受影响的单元或线网 3. **典型应用场景** - 忽略已知的伪路径（false path），例如跨时钟域路径 - 禁用特定冗余逻辑的时序检查以加速分析 - 跳过不关心的路径（如测试逻辑） - 处理特殊设计约束（如异步复位路径）[^2] 4. **使用注意事项** - **节点有效性**：需确认"digo"在设计中真实存在（可通过`report_net`或`get_pins`验证） - **作用范围**：仅影响以"digo"为终点的时序路径 - **恢复检查**：通过`reset_disable_timing`恢复禁用路径 - **综合影响**：过度使用可能导致时序违例遗漏，需配合`report_disable_timing`审计[^3] ### 示例用法 ```tcl # 禁用所有终点为digo的路径时序检查 set_disable_timing -to digo # 仅禁用单元U1中终点为digo的路径 set_disable_timing -to digo [get_cells U1] # 检查已禁用的路径 report_disable_timing ``` ### 常见问题排查 1. **节点未找到错误** 检查"digo"命名是否正确： ```tcl get_pins digo ;# 验证引脚是否存在 get_nets digo ;# 验证线网是否存在 ``` 2. **作用失效** 确认命令执行顺序： - 必须在`read_verilog`和`link_design`之后 - 必须在时序约束（如`create_clock`）之前 3. **副作用监控** 禁用前后对比时序报告： ```tcl report_timing -to digo > before.rpt set_disable_timing -to digo report_timing -to digo > after.rpt ;# 应显示"Path is disabled" ```
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值