59，Verilog-2005标准篇：电平敏感的时序式UDP

电平敏感的时序行为表示方法与组合行为相同，其输出被声明为reg类型，并且每行表项中都有一个额外字段，这个新字段表示 UDP 的当前状态。时序式UDP的输出字段代表下一个状态。

例如以锁存器为例：

这种描述与组合式 UDP 模型有两点不同。首先，输出标识符 q 有一个额外的reg声明，表示有一个内部状态q，UDP的输出值始终与内部状态相同。其次，还增加了一个当前状态字段，该字段与输入和输出之间用冒号隔开。

点赞加关注博主（ID：FPGA小飞）的博文，咱们一起系统学习verilog最终标准IEEE Std 1364-2005吧！