57，Verilog-2005标准篇：UDP状态表

状态表定义了UDP的行为。它以关键字table开始，以关键字endtable结束，表的每一行都以分号结束。

表的每一行都使用各种字符创建（见下表1），这些字符表示输入和输出状态，UDP只支持 0、1 和 x 三种状态，z 状态被认为是非法的。外部传递给UDP的z输入值应与x值同等对待。Verilog还为UDP定义了一些特殊字符来表示某些可能的状态组合。

表1：UDP 状态表使用的所有符号

状态表中每行输入状态字段的顺序直接取决于 UDP header中的端口列表顺序，与输入端口声明的顺序无关。

组合式 UDP 每个输入有一个字段，输出有一个字段。输入字段与输出字段之间用冒号（:）隔开。每一行定义一个特定输入值的组合输出。

时序式 UDP 在输入字段和输出字段之间插入了一个附加字段。这个附加字段表示 UDP 的当前状态，相当于当前的输出值，并以冒号分隔。每一行根据当前状态、输入值的特定组合和至多一次输入转换来定义输出。如果所有输入值都指定为 x，则输出状态应指定为x。没有必要明确指定每种可能的输入组合，所有未明确指定的输入值组合都会导致默认输出状态为 x，且为不同输出指定相同的输入组合是非法的。

点赞加关注博主（ID：FPGA小飞）的博文，咱们一起系统学习verilog最终标准IEEE Std 1364-2005吧！