38，Verilog-2005标准篇：门和开关延迟及标识符说明

可选的延迟说明指定通过声明中的门电路和开关电路的传播延迟。没有延迟说明的声明中的门电路和开关电路没有传播延迟。延迟说明最多可包含三个延迟值，具体取决于门和开关类型。上拉pullup和下拉pulldown实例声明不应包含延迟说明。

我们可为门电路或开关电路实例指定一个可选名称（标识符）。如果以实例数组的形式声明多个门或开关实例，则应使用不同标识符来命名这些实例。

点赞加关注博主（ID：FPGA小飞）的博文，咱们一起系统学习verilog最终标准IEEE Std 1364-2005吧！