门(gate)或开关(switch)实例声明的开头应包含一个关键字,该关键字指定了声明中后面的实例所使用的门电路或开关电路原语。表1列出了verilog所有门或开关实例声明开头的关键字,包括14个门逻辑和12个开关逻辑:
表1:verilog中门和开关原语的关键字
博主小飞将在后面博文详细说明这些关键字的用法~
点赞加关注博主(ID:FPGA小飞)的博文,咱们一起系统学习verilog最终标准IEEE Std 1364-2005吧!
门(gate)或开关(switch)实例声明的开头应包含一个关键字,该关键字指定了声明中后面的实例所使用的门电路或开关电路原语。表1列出了verilog所有门或开关实例声明开头的关键字,包括14个门逻辑和12个开关逻辑:
表1:verilog中门和开关原语的关键字
博主小飞将在后面博文详细说明这些关键字的用法~
点赞加关注博主(ID:FPGA小飞)的博文,咱们一起系统学习verilog最终标准IEEE Std 1364-2005吧!