- 博客(24)
- 收藏
- 关注
RSS订阅原创 使用FPGA实现并行乘法器
从仿真结果中，我们可以看到完成了乘法器的操作，这只是4位乘法器的组成，如果输入位数更多，实现更复杂。有什么问题，小伙伴们留言奥。
2024-05-02 08:00:00
208
1
原创 使用FPGA实现串-并型乘法器
确实是不太好写的，对于这种比较复杂的电路，一定要去建立一个一个的元件，然后将各个元件进行连接，这样会容易很多。更完整的代码在相关的压缩包，有问题大家留言。
2024-05-01 08:51:58
1730
3
原创 使用FPGA发送一个经过曼彻斯特编码的伪随机序列
我对比了伪随机序列和经过rz模块后的数据，应该是没有什么问题吧，如果有什么问题，欢迎留言。另外，伪随机序列模块可以根据自己的需要进行设置。下次给大家更新伪随机序列的生成吧。
2024-04-28 20:54:16
1019
原创 使用FPGA输出一个PWM方波
其实不需要设计分频器的是吧，哈哈哈哈。使用包集之后，整个设计就显得很清晰了。将这个输出设置到板卡led灯就可以实现led灯闪烁了，大家要多尝试啊。另外有一点我特别疑惑，从仿真图上看，分频器没有发生作用，我没有发现哪里有问题，所以我放到示波器上看，显示分频器起作用了。
2024-04-25 18:00:00
2565
原创 使用FPGA实现除法器
从仿真的结果中可以看出，我添加了err信号用来判断除数是否为0，如果除数为0，那么err信号就输出高电平。有什么问题大家留言吧。
2024-04-23 18:00:00
669
原创 使用FPGA实现超前进位加法器
超前进位加法器相当于使用更多的硬件资源换取了更快的运算速度。大家可以结合逐位进位加法器去看。有什么问题大家留言哈。
2024-04-22 18:00:00
842
原创 使用FPGA实现桶形移位寄存器
当shift信号为3时，这时低三位都已经进行了补0，高三位移出。由于整个电路由3个独立的桶形移位寄存器组成，所以当shift信号大于3时，低位也不再进行补0，即和shift=3时的输出一样。有什么问题大家留言哈。
2024-04-21 18:00:00
1107
1
原创 使用FPGA实现比较器
实现这个比较器是很容易的，要注意使用无符号数和有符号数必须要声明std_logic_arith这个包集。上面给出了有符号数进行比较的方法，对于无符号数，只需要更改输入数据的数据类型就可以了。有什么问题欢迎大家指出。
2024-04-20 18:00:00
1065
原创 使用FPGA实现带7段数码显示的模100计数器
哈哈哈哈，今天的分享就到这里吧。我身边没有数码管，有条件的小伙伴可以尝试一下。有问题还是留言哈。
2024-04-18 18:00:00
1229
1
原创 使用FPGA实现矢量移位器
到这里就结束了。是不是很简单啊，当然了这个例子需要理解数组的概念，这个例子使用了1D, 2D数组，这需要我们人为的定义。如果有什么问题欢迎大家留言奥。
2024-04-17 18:00:00
844
1
原创 使用FPGA实现算术逻辑单元
ALU的仿真结果大家可以自己多用不同的输入试试，在这里我使用的输入有点少了。其实原理真的挺简单的，但是我找错误找到自己想哭，有些代码本来写的就是错的，然后后来都是复制的错的，害，要仔细。有什么问题大家留言吧，欢迎指正。
2024-04-16 18:00:00
1108
原创 使用FPGA实现一个38译码器
首先，简单介绍一下38译码器。译码是编码的逆过程。具有译码功能的逻辑电路称为译码器。假设有m位的输入，那最多可以有2^m的输出。38译码器就是说，输入3位数据，输出8位数据，实现译码的过程。最近正好在上一门FPGA相关的课程，所以说可能都用VHDL来编程了。我是用的软件和版本分别是quartus13.1和modelsim 10.1。有什么问题的话，欢迎指正，哈哈哈哈。我感觉应该是没什么问题的哈，有问题欢迎留言。
2024-04-12 18:18:18
1283
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人