VHDL中预定义的运算操作符

介绍

学习了VHDL语言后，我发现其中很多知识点和Verilog hdl还是有区别的，这篇文章主要介绍一下VHDL语言中的各种运算操作符。

在VHDL语言中不区分大小写奥。

---

运算操作符的类型

在VHDL语言中有6种运算操作符。

---

赋值运算符

赋值运算符用来给信号，变量和常数赋值。赋值运算符包括：

<=        ：用于signal信号的赋值。

:=         ：用于variable，constant和generic赋值，或者用于对信号赋初始值。

=>        ：给矢量中的某些位赋值，或对某些位之外的其他位赋值。

                在编写顶层文件或者仿真文件中实例化也用在这个运算符。

---

逻辑运算符

逻辑运算符用来执行逻辑运算操作。执行逻辑运算的操作数必须是bit，bit_vector，std_logic，std_logic_vector类型的数据。

not         ：取反。

and        ：与。

or           ：或。

nand      ：与非。

nor         ：或非。

xor         ：异或。

xnor       ：同或。

从上到下运算符的有限级顺序递减。

---

算术运算符

算术运算符用来执行算数运算操作。如果声明了ieee中的包集std_logic_signed和std_logic_unsigned，就可以对std_logic_vector