使用FPGA实现多路复用器

本文介绍了如何仅用逻辑运算符通过when语句设计一个四输入多路复用器,展示了输入输出对应关系及两种实现方式,并给出了测试文件和仿真结果。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

介绍

对于多路复用器,大家肯定都已经不陌生了。多个输入通过多路复用器后只有一路输出。这里我实现一个四输入的多路复用器。

对于多路复用器,事实上只用逻辑运算操作符就可以实现,我这里给大家提供一种使用when语句实现的方法。


输入输出的对应关系

从上面的图中可以看到,电路有四个输入,1个输出。通过设置sel信号,当sel信号取不同的值时,对应输出a,b,c,d。


设计文件

library ieee;
use ieee.std_logic_1164.all;
entity mux_1 is
    port(
            a,b,c,d : in std_logic;
            sel : in std_logic_vector(1 downto 0);
            y : out std_logic);
end mux_1;
architecture mux_1 of mux_1 is
begin 
    y <= a when sel = "00"else
          b when sel = "01"else
          c when sel = "10"else
          d;
end mux_1;


下面使用另外一种when语句来实现相同的功能。

library ieee;
use ieee.s

评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值