详解AXI Performance Monitor IP核：精准测量AXI总线性能的利器

原创 于 2025-10-23 08:00:00 发布 · 1.3k 阅读 · 33 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#fpga开发 #ATG #APM #延时Latancy #性能 #DDR3性能 #吞吐率

上一篇：详解Xilinx AXI Traffic Generator IP核：AXI4总线性能验证利器

1 引言

      在复杂的FPGA系统设计中，AXI总线的性能直接影响整个系统的效率。Xilinx提供的AXI Performance Monitor (APM) IP核正是专门用于测量和分析AXI系统性能的强大工具。

2 APM核心架构与功能

APM IP核通过AXI-Lite接口进行配置，能够精确测量AXI系统的关键性能指标：

核心特性：

  • 支持最多8个监视器插槽，可配置为AXI4内存映射或AXI4-Stream

  • 测量总线延迟、内存流量、吞吐率等关键指标

  • 支持8个外部事件计数，每个都有独立的启动/停止信号

  • 必须连接到设计中的最快时钟（core_aclk）

两大核心模块：

  1. 事件日志模块：记录特定事件，帮助重建事务以分析系统行为

  2. 事件计数模块：提供硬件计数器，统计与AXI事务相关的事件

3 事件计数机制深度解析

APM的事件计数模块由可配置的累加器和递增器组成（最多10个），其架构如下：

关键组件：

  • 累加器：提供事件的聚合统计值

  • Range Incrementer：将事件计数与范围寄存器比较，用于统计特定范围内的延迟

  • 计时器：在预设时间间隔内对计数器值进行采样

4  实战演示：四核联动仿真框架

为了深入理解APM的应用，我们搭建了一个完整的仿真系统：完整工程在这里AXI总线性能分析实战工程：ATG+APM+BRAM联合仿真源码资源-优快云下载

4.1 系统架构

  • AXI Traffic Generator：产生持续的AXI4写数据流

  • APM：监控总线行为，统计性能指标

  • AXI BRAM：作为目标存储设备

  • AXI VIP：配置ATG和APM的工作模式

4.2 地址空间分配

  • 0x4000_0000：AXI GPIO（控制ATG启停）

  • 0x4001_0000：APM寄存器配置

  • 0x0000_0000：AXI BRAM存储空间

5 APM配置与数据采集流程

第一步：初始化配置

mst_agent.AXI4_WRITE_BURST(0,32'h4001_0300,0,mtestDataSize,mtestBurstType,mtestLOCK,3,0,0,0,'h0,32'h0002_0002,0,mtestBresp); 
    mst_agent.AXI4_WRITE_BURST(0,32'h4001_0300,0,mtestDataSize,mtestBurstType,mtestLOCK,3,0,0,0,'h0,32'h0000_0051,0,mtestBresp);
    mst_agent.AXI4_WRITE_BURST(0,32'h4000_0000,0,mtestDataSize,mtestBurstType,mtestLOCK,3,0,0,0,'h0,32'h0000_0001,0,mtestBresp);

给0x4001_0300寄存器写0x0002_0002，即复位APM里面的所有计数器，复位全局时钟计数器

给0x4001_0300寄存器写0x0000_0051，即使能APM的所有计数器，使用外部trigger作为计数器开始信号

之后给0x4000_0000写1，即配置ATG开始传输数据。

第二步：中断配置

mst_agent.AXI4_WRITE_BURST(0,32'h4001_0030,0,mtestDataSize,mtestBurstType,mtestLOCK,3,0,0,0,'h0,32'h0000_0001,0,mtestBresp);
    mst_agent.AXI4_WRITE_BURST(0,32'h4001_0034,0,mtestDataSize,mtestBurstType,mtestLOCK,3,0,0,0,'h0,32'h0000_0002,0,mtestBresp);
    mst_agent.AXI4_WRITE_BURST(0,32'h4001_0024,0,mtestDataSize,mtestBurstType,mtestLOCK,3,0,0,0,'h0,32'h0000_1000,0,mtestBresp);
    mst_agent.AXI4_WRITE_BURST(0,32'h4001_0028,0,mtestDataSize,mtestBurstType,mtestLOCK,3,0,0,0,'h0,32'h0000_0002,0,mtestBresp);
    mst_agent.AXI4_WRITE_BURST(0,32'h4001_0028,0,mtestDataSize,mtestBurstType,mtestLOCK,3,0,0,0,'h0,32'h0000_0001,0,mtestBresp);

给0x4001_0030寄存器写0x0000_0001，使能全局中断；

给0x4001_0034寄存器写0x0000_0002，使能采样间隔计数器溢出中断；

给0x0x4001_0024寄存器写0x0000_1000，即采样间隔，设置为4096个clk进行一次统计。

给0x0x4001_0028寄存器写0x0000_0002，再写0x0000_0001，即将刚才设置的采样间隔导入计数器里面，然后开始向下计数。

第三步：性能数据统计

APM提供丰富的性能统计寄存器：

  • 0x0x4001_0210：写事务计数
  • 0x0x4001_0240：读事务计数
  • 0x0x4001_0200：写byte计数
  • 0x0x4001_0230：读byte计数
  • 0x0x4001_0220：写的总延迟
  • 0x0x4001_0250：读的总延迟
  • 0x0x4001_0254：高16bit—写最大延迟   低16bit—写的最小延迟
  • 0x0x4001_0258：高16bit—读最大延迟   低16bit—读的最小延迟
task WriteReadCounter ();
    // mst_agent.AXI4_READ_BURST (0,32'h4001_002c,0,mtestDataSize,mtestBurstType,mtestLOCK,3,0,0,0,0,mtestRData,mtestRresp,mtestRUSER);
    mst_agent.AXI4_READ_BURST (0,32'h4001_0210,0,mtestDataSize,mtestBurstType,mtestLOCK,3,0,0,0,0,mtestRData,mtestRresp,mtestRUSER);
    $display("0x210 write trans count = %d decimal",mtestRData[31:0]);
    mst_agent.AXI4_READ_BURST (0,32'h4001_0240,0,mtestDataSize,mtestBurstType,mtestLOCK,3,0,0,0,0,mtestRData,mtestRresp,mtestRUSER);
    $display("0x240 read trans count = %d decimal",mtestRData[31:0]);
    mst_agent.AXI4_READ_BURST (0,32'h4001_0200,0,mtestDataSize,mtestBurstType,mtestLOCK,3,0,0,0,0,mtestRData,mtestRresp,mtestRUSER);
    write_byte_count[31:0] = mtestRData[31:0];
    $display("0x200 write byte count = %d decimal",mtestRData[31:0]);
    mst_agent.AXI4_READ_BURST (0,32'h4001_0230,0,mtestDataSize,mtestBurstType,mtestLOCK,3,0,0,0,0,mtestRData,mtestRresp,mtestRUSER);
    read_byte_count[31:0] = mtestRData[31:0];
    $display("0x230 read byte count = %d decimal",mtestRData[31:0]);
    mst_agent.AXI4_READ_BURST (0,32'h4001_0220,0,mtestDataSize,mtestBurstType,mtestLOCK,3,0,0,0,0,mtestRData,mtestRresp,mtestRUSER);
    $display("0x220 write total latency = %d decimal",mtestRData[31:0]);
    mst_agent.AXI4_READ_BURST (0,32'h4001_0250,0,mtestDataSize,mtestBurstType,mtestLOCK,3,0,0,0,0,mtestRData,mtestRresp,mtestRUSER);
    $display("0x250 read total latency = %d decimal",mtestRData[31:0]);
    mst_agent.AXI4_READ_BURST (0,32'h4001_0254,0,mtestDataSize,mtestBurstType,mtestLOCK,3,0,0,0,0,mtestRData,mtestRresp,mtestRUSER);
    $display("0x254 write minimum latency = %d decimal",mtestRData[15:0]);
    $display("0x254 write maximum latency = %d decimal",mtestRData[31:16]);
    mst_agent.AXI4_READ_BURST (0,32'h4001_0258,0,mtestDataSize,mtestBurstType,mtestLOCK,3,0,0,0,0,mtestRData,mtestRresp,mtestRUSER);
    $display("0x258 read minimum latency = %d decimal",mtestRData[15:0]);
    $display("0x258 read maximum latency = %d decimal",mtestRData[31:16]);
    // $display("write throughput Rate (MB/s) = %.4f ",(write_byte_count*100)/4096);

endtask

6 性能指标计算与结果分析

6.1 实测结果展示


在40960ns采样周期内统计到：

  • 写事务：250次

  • 写数据量：31960字节

  • 总延迟：7720个时钟周期

  • 最小延迟：31周期，最大延迟：32周期

6.2 统计方式和延迟分析

       如下图所示，我们以写事务为例，我们每完成一次写事务，即每收到一次写Resp信号，我们认为完成了一次写事务，写事务计数器(0x0210寄存器)就会+1；

       APM精确测量从发起请求到收到应答的完整延迟。如图中所示，在757.5ns发起写请求，1087.5ns收到应答，延迟为330ns（33个时钟周期）。

6.3 吞吐率计算

       比如我们时钟100MHz对应10ns，采样间隔4096（寄存器0x0024的值）即每4096*10ns统计一次，这一段时间写传输的数据量是n个byte(寄存器0x200的值)，则写的吞吐率为 n/（4096*10ns），其常用的单位是B/s，即每秒传输多少个byte。

     本次写传输的吞吐率为31960B/40960ns.

7  应用场景与价值

APM IP核在以下场景中发挥重要作用：

  1. 系统性能分析：识别AXI总线瓶颈

  2. 架构优化验证：对比不同系统架构的性能差异

  3. 实时监控：在生产环境中持续监控系统健康度

  4. 调试辅助：快速定位性能异常的根本原因

8 总结

       AXI Performance Monitor IP核为FPGA开发者提供了强大的AXI总线性能分析能力。通过精确的事件计数、灵活的配置选项和丰富的数据统计，APM能够全面揭示系统的性能特征，为优化设计提供数据支撑。

       掌握APM的使用，不仅能够提升系统调试效率，更能深入理解AXI总线的工作机制，从而设计出更高性能的FPGA系统。结合AXI Traffic Generator等IP核，可以构建完整的性能测试与验证环境，显著提升开发质量。

下一篇

介绍完了AXI_Traffic_generate ip核 和 AXI_Perfomence_Monitor ip核，我们下一篇，就介绍如何使用这两个IP对DDR3进行性能评估，敬请期待！

[SoC]AXI总线Performance验证方案
元直的博客
05-02 2015
测试 AXI (Advanced eXtensible Interface) 的性能是 SoC 验证中的重要任务，旨在评估其在不同负载和配置下的表现是否满足设计要求。以下详细说明如何测试 AXI 的性能、需要统计的变量、计算方法、在验证环境中动态计算性能的方法，以及如何将统计量绘制成曲线图以进行可视化分析。通过上述方法，你可以全面测试和分析 AXI 接口的性能，并在验证环境中动态监控。AXI 性能测试的主要目标是评估其在 SoC 中的数据传输效率和响应能力，确保其满足设计规格（如带宽、延迟、吞吐量）。
虹科AXI性能监视器辅助zynq开发调试
HongkeFPGA的博客
11-11 2334
APM，AXI Performance Monitor，AXI性能监视器。AXI（Advanced eXtensible Interface）是一种面向高性能、高带宽、低延迟的片内总线，能够使SoC 以更小的面积、更低的功耗，获得更加优异的性能。APM是专门针对赛灵思的zynq开发设计进行的调试，监控运行中AXI总线上数据传输性能，从而在调试过程中有针对性的提高AXI总线利用率。
详解Xilinx AXI Traffic Generator IP核：AXI4总线性能验证利器
FPGA_小田老师的博客
10-22 1133
Xilinx AXI Traffic Generator IP核是FPGA系统验证的核心工具，支持AXI4、AXI4-Lite和AXI4-Stream协议，提供六种工作模式：Advanced（全功能定制）、Basic（轻量级）、Static（极简高效）、System Init/Test（系统初始化）、Streaming（数据流测试）和High Level Traffic（协议吞吐量仿真）。通过灵活配置，可模拟真实IP的流量特性，实现AXI总线的功能验证、压力测试与性能分析，显著提升系统开发效率与可靠性。
认识Advanced eXtensible Interface——AMBA AXI总线协议
zheyuan的博客
01-13 1344
一、什么是AXI？ AXI（Advanced eXtensible Interface， 高级可扩展接口）隶属于ARM AMBA（Advanced Microcontroller Bus Architecture）家族，AMBA是1996年引入的微控制器总线标准。AMBA的本质是开放的片内总线互联标准，为多主机设计中多个微控制器和外围设备的连接和管理提供了基础。 AXI于2003年在AMBA3.0标准中首次出现，于2010年发布的AMBA4.0则推出了AXI,AXI4的第二个主流版本。 二、AXI接口的类型
【Zynq UltraScale+ MPSoC解密学习10】Zynq UltraScale+的PS互连
xinxulsq的博客
11-29 7802
目录 一、功能介绍 二、互连框图 2.1 FPD Main Switch 2.2 Cache一致性互连 2.2.1 Full Coherency 2.2.2 I/O Coherency 2.2.3 ACP Coherency 2.3 互连子模块 三、互连寄存器 一、功能介绍 PS互连由多个Switch组成，这些Switch通过高级可扩展接口（AXI接口）点对点连接系统资源，用...
AXI中需要注意的几个小点
岸边水的博客
09-28 8552
Transfer和Burst burst是transfer的合集，一个burst里会有若干transfer Interconnect Interconnect可以给master来的transfer加上额外的ID tag，这使得来自每个master的ID tag都是独特的，一般设计为额外的4bits，master发出的ID tag为4bits，这样slave就必须设计为8 bits. 在来自master的信号中，interconnect会把这部分额外的ID tag给加上，在来自slave的信号中，中inter
How to disable AXI Monitor VIP protocol checking
定戒慧
12-13 1637
How to disable AXI Monitor VIP protocol checking
AXI总线性能分析实战工程：ATG和APM和BRAM联合仿真源码
最新发布
10-22
AXI Performance Monitor (APM)：实时监控AXI总线关键性能指标 AXI BRAM Controller：作为目标存储设备，接收并缓存测试数据 功能特性： 性能统计：精确测量传输事务数、总数据量、读写吞吐率 延迟分析：统计总...
fpga axi-can ip核数据手册
06-07
FPGA AXI-CAN IP 核数据手册 本文档为 Xilinx LogiCORE IP Controller Area Network (CAN) 产品规格说明书，该产品是 FPGAAXI-CAN IP 核的设计和特性定义文档。下面是该产品规格的详细说明： 一、概述 CAN...
AXI-Interconnect IP核源码 verilog
01-13
而AXI（Advanced eXtensible Interface）是Xilinx公司推出的一种高性能总线接口，用以连接和集成IP核。AXI接口主要面向高性能的存储器映射型IP核，其协议包括了对突发传输和乱序读写操作的支持，旨在实现高效的数据...
AXI-HP-ZYNQ.rar_DMA axi_ddr_vivado_zynq axi dma_zynq ps pl
07-15
用Vivado IPI搭建的Zynq-7000 PS到PL通信过程，使用了AXI-HP接口，利用AXI-DMA IP实现直接读写DDR的过程，软件可以配置传输尺寸。
FPGA技术AXI4总线协议详解：端口信号、突发传输、写读时序及4K边界处理方法
05-17
内容概要：本文档主要介绍了AXI4总线的学习方法、端口信号、写读时序及4K边界的处理等内容。学习AXI4总线分为三个阶段：熟悉端口信号与握手机制；掌握写读过程及时序、4K边界问题；能够写出或扩展AXI4 Master模块。...
Xilinx AXI_BRAM IP核：高性能内存控制器
"Xilinx AXI_BRAM IP核是Xilinx公司提供的一种软逻辑CORE IP，用于嵌入式开发工具包（EDK）。该IP核设计为AXI接口的从设备，能够与AXI互连和系统主设备集成，实现与本地BRAM的通信。它支持单次和突发交易，优化了...
数字集成电路设计-16-关于AXI协议
热门推荐
Rill的专栏
03-12 1万+
引言AXI协议有可能是我们平时电路设计时经常遇到的一个协议，也是一个不错的协议，本小节我们就来熟悉一下。乍一看，AXI协议的信号众多，眼花缭乱，容易发蒙。但其实其基本思想很简单。只要掌握以下几点：1，valid/ready协议axi协议是典型的基于valid/ready协议的总线协议。valid/ready协议的优势就是master和slave的相对独立性比较好。对于一次传输，作为master的发
[AMBA]AXI总线协议简介
元直的博客
05-11 4107
AXI总线协议简介 一、绪论 AXI（Advanced eXtensible Interface）是一种总线协议，该协议是ARM公司提出的AMBA3.0中最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线。AMBA4.0将其修改升级为AXI4.0。AMBA4.0 包括AXI4.0、AXI4.0-lite、ACE4.0、AXI4.0-stream。AXI4.0-lite是AXI的简化版本，ACE4.0 是AXI缓存......
TVIP-axi 学习记录（3）--slave monitor
qq_38587234的博客
06-29 638
对于一个burst，在slave一侧可能先接收到数据也可能先接收到地址，对于rtl实现可能需要buffer用以缓冲，而对于验证环境，必须要考虑到写数据与写地址之间到达slave一侧时的随机性，在monitor中将一次burst的数据和地址全部收集好后打包传递给上层组件(需要将同一个burst的地址和数据对应起来)，并控制slave的response。中，然后将采集到的aw通道信息放入item中(对于outstanding的情况，也同样适用，多个burst的信息会先后存入对应的队列中)；
Synopsys验证VIP学习笔记（4）检查AXI的outstanding数
PoPo's Blog
11-04 9064
在使用AXI-VIP验证时，需要检查AXI的outstanding数，由于VIP的monitor port本身仅监测单笔burst，而outstanding涉及多笔burst，可以采用回调机制实现： 从 svt_axi_port_monitor_callback 类扩展用户自定义回调类 cust_svt_axi_monitor_callback。 class cust_svt_axi_monitor_callback extends svt_axi_port_monitor_callback ;
AMBA总线-结合axi-vip对axi4协议的理解2
juvenilexhq的博客
09-18 942
wait_for_address_valid任务主要是等aw通道或者ar通道的valid信号；需要注意的是，这里分析需要把sample address任务和write_data_monitor_thread任务中的get_write_data_store任务一起分析。接下来看write_data_monitor_thread，整个任务主要执行的内容就是：（1）等写数据的valid（2）store为null的时候，拿store，也就是前面框架图中的任务（3）等ready信号（4）采集写数据。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

FPGA_小田老师

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值