- 博客(69)
- 收藏
- 关注
RSS订阅
原创 《FPGA系统：总线接口及Xilinx IP核》专栏导览：从基础到架构的顿悟
这个专栏聚焦于FPGA开发中最核心的两个基础：总线接口协议和Xilinx IP核的使用。掌握这些内容，你将能够快速构建复杂的FPGA系统。
2025-10-29 09:45:24
917
3
原创 《Xilinx FPGA零基础入门》专栏导览：那些老师不教，但项目会考的“细节魔鬼”
90%以上的FPGA工程错误源于基础不牢。课本仅教授语法，而工程实践需要语境和禁忌知识。本专栏聚焦"语法之外，工程之内"的关键细节，包含模块有：硬件描述语言（包括always/assign、时钟复位、阻塞/非阻塞赋值等）、核心逻辑（计数器、状态机设计）、约束与时序（引脚约束、时序约束及解决方案），等等。通过解析这些工程实践中易被忽视的基础要点，帮助开发者避开常见陷阱，夯实FPGA开发基础。
2025-10-29 08:43:24
594
原创 《FPGA DDR3权威实战：从基础到高速故障录波系统》专栏导览：从不知所措到心中有数
本文是一份DDR3实战指南，作者从自身学习经历出发，分享了一套循序渐进的DDR3应用路线图。专栏包含12篇文章，从基础配置（MIG IP核、AXI总线）、仿真测试到实际项目应用（功能测试、性能测试），最后深入原生MIG接口实战，通过一个高速故障录播系统案例完整展示DDR3开发流程。文章特别强调实践性，旨在帮助读者系统掌握DDR3开发技能，避免作者当年踩过的坑。每篇都配有优快云链接，适合FPGA开发者按顺序学习参考。
2025-10-27 15:46:02
180
原创 FPGA实战项目：以多FPGA系统互联方案构建高性能分布式实时系统
本文专题探讨反射内存技术在分布式实时系统中的应用，重点介绍基于FPGA主控板+从板架构的Aurora通讯实现方案。文章系统性地呈现了反射内存技术的核心原理（确定性延迟、微秒级同步、透明访问）及其在航空航天等关键领域的优势。专题内容分为四大模块：整体方案设计、从板方案实现、路由板方案及开发调试记录，详细解析了AXI接口封装、数据处理优化等关键技术实现。通过本专题，读者将全面掌握反射内存系统的设计方法与实践经验，获得从硬件架构到软件开发的完整知识体系。该技术为要求确定性延迟的实时系统提供了高效解决方案。
2025-10-15 10:25:27
278
原创 Xilinx Aurora 8B/10B IP核(5)：例化接口说明（多核共享时钟）
本文介绍了多Aurora IP核配置的关键要点：1）共享逻辑配置应选择"in example"模式并导入support文件；2）必须选择小端模式以保证AXI4-Stream兼容性；3）时钟分配策略：GT Clock和Init Clock共享，User Clock独立产生；4）复位信号处理需特别注意，输入GT_RESET_IN需保持至少10个时钟周期高电平（包含4周期去抖和6周期Aurora要求）。文章还建议精简未用信号，并详细分析了多IP核例化时的时钟共享和复位时序要求。
2025-11-24 10:35:11
440
原创 FPGA Debug：PCIE一直自动重启（link up一直高低切换）
摘要：针对FPGA中PCIE与Aurora协同工作时出现的链路不稳定问题，分析发现PCIE复位时序晚于Aurora导致冲突。在Xilinx7系列FPGA中，虽然两个功能模块使用独立Quad，但共享时钟资源可能受影响。实验表明当Aurora先复位会干扰PCIE参考时钟稳定性，引发链路训练失败。解决方案调整为先完成PCIE复位（等待100ms或linkup信号）再释放Aurora复位，确保时钟环境稳定。该案例揭示了多收发器系统中复位时序对时钟敏感模块的关键影响，建议严格遵循IP核初始化顺序要求。
2025-11-24 09:52:29
597
原创 FPGA Debug：PCIE XDMA没有Link up（驱动检测不到xilinx PCIE设备）使用LTSSM定位问题
摘要：本文分析了Xilinx PCIe设备无法被驱动扫描的问题。通过ILA抓取发现pcie_link_up信号始终为低。排查重点包括：1)确保使用正确的GTRef差分时钟；2)检查PCIE复位时序，建议延迟100ms以上释放复位；3)验证LANE约束是否正确；4)尝试降速至PCIE1.0x1。最终定位到LTSSM状态机卡在0x08（Lane顺序检测），发现主机TX端未使用AC耦合电容导致异常。更换为电容后，链路恢复正常，驱动成功识别设备。
2025-11-21 11:54:00
1093
原创 Xilinx Aurora 8B/10B IP核(4)：gt_reset、reset、power_down与loopback信号深度解析
本文深入解析了FPGA高速通信中Aurora 8B/10B IP核的四个关键控制信号。gt_reset是收发器硬件复位信号，需保持6个init_clk周期，会完全中断链路；reset是协议引擎逻辑复位，需保持6个user_clk周期，可实现软复位。power_down用于低功耗模式，会关闭收发器电源，恢复需完整初始化流程。loopback提供三种环回测试模式，用于链路诊断。文章详细说明了各信号的操作时序、使用场景和系统复位集成方法，并给出了常见问题排查建议。
2025-11-16 07:00:00
1709
原创 Xilinx Aurora 8B/10B IP核(3)：GT配置--逻辑Lanes vs 物理Quad
本文介绍了Aurora 8B/10B IP核中逻辑通道与物理通道的映射配置方法。主要内容包括：1）核心概念区分逻辑Lane与物理Quad，一个Quad包含4个物理收发通道；2）详解Lane Assignment表格功能，说明如何将逻辑通道分配到特定的物理Quad和Lane上；3）配置原则强调必须遵循硬件设计约束（PCB连接固定的GT引脚）和IP核逻辑需求；4）提供配置步骤示例，包括确定物理连接、设置Lane数量、进行分配等；5）以XC7K420T芯片为例说明查找对应QUAD的方法。
2025-11-15 07:00:00
1859
原创 FPGA语法基础（三）：Verilog 位选择语法详解
Verilog位选择语法主要包括固定位置选择（data[3:0]）和可变位宽选择两种形式。其中+:表示从起始位向上选择（word[0+:8]选择word[7:0]），-:表示向下选择。这种语法特别适合参数化设计，通过变量索引实现动态位选择，如A[i*32+:32]可根据i值选择128位数据中的不同32位段。关键特点是宽度必须为常量，编译时确定，但起始索引可以是变量。相较于传统[MSB:LSB]写法，这种语法在需要动态选择数据段时更具优势。
2025-11-14 14:31:37
571
原创 Xilinx Aurora 8B/10B IP核(2)：Shared Logic的选择
本文介绍了Aurora IP核的共享逻辑(Shared Logic)配置选项。共享逻辑包括收发器公共模块、时钟缓冲与生成模块以及复位逻辑等必要资源。文章重点对比了两种配置方式："共享逻辑在核心内"(Include Shared Logic in Core)和"共享逻辑在示例设计中"(Include Shared Logic in Example Design)。前者将共享逻辑封装在IP核内部，后者将共享逻辑提取到外部，更适合多实例场景。
2025-11-14 08:51:22
1031
原创 Xilinx Aurora 8B/10B IP核(1)：时钟架构&线速率&Lane配置--使用与选择详解
摘要：本文深入探讨Xilinx Aurora 8B/10B IP核在FPGA系统中的配置策略。重点分析了四种关键时钟架构（GT参考时钟、INIT时钟、DRP时钟和User时钟）的功能特性，详细阐述了线速率选择的黄金法则和带宽计算方法，通过24KB数据传输案例对比了单Lane与多Lane配置的性能差异。文章提出分阶段实施建议，最终推荐2-Lane@2.5Gbps作为最优方案，强调设计应遵循稳健性、可扩展性、经济性和可调试性原则。
2025-11-13 14:53:50
1609
原创 FPGA语法基础（二）：SystemVerilog 数组清零方法详解
SystemVerilog数组清零方法总结：本文详细介绍了SystemVerilog中各类数组的清零技术，包括基础数组(default赋值和重复模式)、动态数组(重新分配/delete方法/循环)、关联数组(delete操作)、队列(delete/赋空值)和多维数组(嵌套default)。重点展示了三种工程应用实例(FIFO、缓存控制器和可配置清零模块)及参数化清零函数等高级技巧。
2025-11-12 14:34:54
467
原创 FPGA语法基础（一）：Verilog 数组清零方法详解
Verilog数组清零方法总结：本文介绍了多种Verilog数组清零技术。1)小数组使用单周期for循环；2)大数组采用多周期状态机；3)仿真测试使用initial块；4)RAM/缓存等模块提供专用清零设计。还介绍了条件清零、流水线优化等进阶技巧，并给出选择指南：16元素以下用单周期清零，16-64元素用多周期，64以上考虑流水线。不同方法在时钟周期、资源消耗上各有特点，需根据具体设计需求选择。
2025-11-12 13:44:18
533
原创 Xilinx FIFO Generate IP核（9）：FIFO清空操作详解
本文探讨了Xilinx FPGA开发中FIFO存储器的两种清空方法。直接复位清空通过复位信号实现快速彻底清除，适用于大容量FIFO和错误恢复场景，但需严格时序控制；读取清空则通过持续读取直到FIFO为空，适合小容量FIFO和正常流程，可避免复位时序问题但耗时较长。文章建议根据数据量和应用场景灵活选择清空策略，对于大容量或紧急情况使用直接复位，小容量或常规操作采用读取清空，并强调复位脉冲宽度、状态监控等实践要点，为FPGA设计提供优化方案。
2025-11-11 14:40:25
910
原创 Vivado报错：[Opt 31-67] Problem: A LUT5 cell in the design is missing a connection on input pin I0
摘要：该报错显示设计中ALUT5单元的输入引脚I0缺失连接，可能是未连接或优化时被移除。错误定位路径为DUT/design_xdma_i/.../qual_reg[2]_i_11__0。由于Vivado未明确指明缺失来源，建议通过Run_Synthesis→Schematic界面，使用TCL命令select_objects获取目标单元，在CellProperties中检查I0引脚连接状态，并通过高亮路径反向追踪信号源头，从而精确定位未连接的具体位置。（149字）
2025-11-10 12:20:43
553
原创 I2C接口（2）：IIC多主设备仲裁机制详解--从原理到Verilog实现
本文详细介绍了I2C总线多主设备仲裁机制及其Verilog实现。基于开漏输出的"线与"特性，I2C仲裁通过比较设备输出与总线实际电平解决冲突。文章给出了仲裁检测模块的完整Verilog代码，包括同步处理、仲裁失败判断及状态恢复逻辑，并展示了集成仲裁功能的I2C主控制器实现，涵盖地址传输、数据收发和时钟同步等关键功能。最后提出了地址分配策略和退避算法建议，为多主I2C系统设计提供了可靠解决方案。
2025-11-07 16:39:01
1027
原创 I2C接口（1）：IIC协议深度解析---从基础到高级特性
本文全面解析了I2C总线协议，详细介绍了其基本特性：仅需SDA和SCL两根信号线即可实现多主从通信。重点阐述了包括起始/停止条件、数据传输时序在内的通信流程，以及三种基本传输模式。文章还深入分析了7位/10位地址寻址方式、特殊功能处理、不同速度等级（最高3.4Mbit/s）的特性差异，并对电气特性和信号完整性要求进行了说明。通过系统性的讲解，为嵌入式系统设计人员提供了完整的I2C协议实现指南。
2025-11-07 15:52:12
1953
原创 FPGA基础知识（十四）：FIFO工作原理与基础概念
在FPGA和数字电路设计中，数据流管理是一个永恒的话题。当数据的生产者和消费者速度不匹配时，我们需要一个智能的缓冲机制来保证数据不丢失、不重复，这就是FIFO（First In First Out，先进先出）队列的价值所在。掌握FIFO的工作原理和设计技巧，是成为优秀FPGA工程师的必备基础。在实际项目中，一个稳定可靠的FIFO设计往往决定了整个系统的性能和可靠性。小田老师希望这篇基础概念解析能帮助你更好地理解和应用FIFO。
2025-11-06 07:00:00
806
原创 Xilinx FIFO Generate IP核（8）：FIFO设计常见问题与解决方案
本文系统梳理了FPGA设计中FIFO使用的常见问题及解决方案，包括：1）空满信号处理问题，提出精确时序控制策略；2）时序收敛问题，给出高频操作和跨时钟域的优化方法；3）深度计算与资源问题，提供科学计算方法和资源优化建议；4）复位与初始化问题，设计稳健的复位方案；5）数据一致性问题，提出调试验证方法；6）系统化调试方法论，包括检查清单和性能监控。文章强调深度计算要保守、时序约束要完整、空满处理要稳健等关键设计原则，通过系统化方法确保FIFO稳定可靠运行。
2025-11-06 07:00:00
454
原创 Xilinx FIFO Generate IP核（5）：FIFO吞吐率计算详解
本文详细解析了FPGA设计中FIFO吞吐率的计算方法。吞吐率指单位时间内传输的数据量，基本公式为"位宽×频率"，但实际值需考虑效率因子（50-95%）。文中通过同步/异步FIFO实例演示计算过程，指出影响吞吐率的关键因素包括握手信号、工作模式和实现方式，并对比了Block RAM、Distributed RAM等不同实现的性能差异。同时提供DMA传输和网络处理两个实战案例，介绍FWFT模式等优化技巧，最后澄清了常见误区。
2025-11-05 07:00:00
695
原创 Xilinx FIFO Generate IP核（6）：FIFO深度计算详解
本文系统阐述了FPGA设计中FIFO深度计算的关键要点。首先分析了FIFO深度计算的重要性，既要防止数据丢失又要避免资源浪费。通过基础公式（写速率-读速率）×突发时间，结合多个工程实例（如图像处理、网络缓冲等），详细说明了不同场景下的计算方法，包括位宽转换和安全余量的考量。同时提出了深度优化策略和验证方法，强调仿真与实际测试相结合。最后给出检查清单和经验法则：在确保安全的前提下平衡资源使用，通过理论计算和实际验证相结合，最终确定最优深度值。
2025-11-05 07:00:00
1932
原创 Xilinx FIFO Generate IP核（7）：深入解析FIFO吞吐率与深度的关系
FPGA设计中FIFO吞吐率与深度的关系分析：吞吐率决定性能上限（单位时间传输量），深度确保稳定性（存储能力）。两者在连续数据流中弱相关，但在突发传输时强耦合。工程设计需先满足吞吐率要求，再根据突发特性确定深度，典型案例显示视频处理需中等深度（2048），网络传输需大深度（1024）应对峰值。常见误区是混淆吞吐率与深度的作用，实际设计中应使两者达到动态平衡。
2025-11-05 07:00:00
941
原创 Xilinx FIFO Generate IP核（2）：四种实现方式详解--从资源消耗到应用场景
本文系统分析了Xilinx FPGA中四种FIFO实现方式的技术特点与选择策略：BlockRAM适合大数据量缓冲，资源占用少但频率较高；DistributedRAM适用于小容量灵活配置，消耗较多LUT资源；ShiftRegister基于SRL32E实现固定延迟，资源效率最高；Built-in FIFO为硬核实现，性能最优但灵活性最低。选择策略应综合考虑容量需求（BlockRAM适合>256深度）、性能要求（Built-in适合高速接口）、资源状况（ShiftRegister最省资源）和功耗预算（Bui
2025-11-04 07:00:00
1074
原创 Xilinx FIFO Generate IP核（3）：读模式详解--标准FIFO vs FWFT模式
摘要： Xilinx FIFO Generator IP核提供标准FIFO和首字直通（FWFT）两种读模式。标准FIFO需通过rd_en触发读取，数据延迟1周期输出，适合精确流量控制场景；FWFT模式数据写入后自动出现在输出端口，实现零延迟读取，适用于低延迟处理和流水线设计。FWFT通过预取寄存器减少延迟，但增加少量资源开销。选择时，标准FIFO适合严格握手协议，FWFT则优化流水线效率。实际应用中需权衡延迟需求与资源消耗，现代设计多倾向FWFT以降低延迟。
2025-11-04 07:00:00
1453
原创 Xilinx FIFO Generate IP核（4）：ECC、输出寄存器与电源门控详解
本文深入探讨了Xilinx FIFO Generator IP核中三个关键高级功能：ECC（错误校正码）、输出寄存器和电源门控的技术原理和应用场景。ECC功能通过汉明码等机制实现单比特错误纠正和双比特错误检测，适用于高可靠性系统；输出寄存器通过增加一级寄存器改善时序性能，适用于高频设计；电源门控则通过动态切断BlockRAM电源显著降低静态功耗，特别适合电池供电设备。文章通过Verilog代码示例和时序分析，详细说明了各功能的实现机制，并针对不同应用场景提供了配置建议，为FPGA设计中的FIFO优化提供了实
2025-11-04 07:00:00
876
原创 Xilinx FIFO Generate IP核（1）：Native接口配置指南
本文深入解析Xilinx FIFO Generate IP核在Native接口模式下的配置方法。该IP核支持1-1024位数据宽度，提供Block RAM、Distributed RAM、Shift Register和Built-in FIFO四种实现方式，性能可达500MHz。详细介绍了时钟域选择、读写模式（标准/FWFT）、数据端口参数配置及状态标志设置等关键选项。
2025-11-03 17:11:35
1405
原创 FPGA基础知识（十三）：衍生时钟约束---非整数分频时钟约束指南
本文介绍了FPGA设计中非整数分频时钟的约束方法。针对100MHz生成35MHz等分数分频场景，提出了两种主要约束策略：1）精确周期约束，推荐使用28.571428ns等精确计算值；2）分频系数约束，如采用20/7分频比。文章详细阐述了约束语法、工程示例和精度选择指南（一般3位小数足够），并提供了实用脚本和工程经验。建议保持约束一致性、文档化决策，并验证约束效果，以解决分数分频时钟带来的时序分析难题。
2025-11-03 09:40:11
710
原创 FPGA基础知识（十二）：详解跨时钟域约束
本文深入探讨了FPGA设计中跨时钟域约束的关键技术。主要内容包括：1）阐述异步时钟带来的亚稳态风险及约束必要性；2）详解set_clock_groups和set_false_path等核心约束方法；3）提供多种实际应用场景的约束范例；4）强调同步器设计与约束的配合；5）分析常见陷阱及调试策略。文章指出，正确的跨时钟域约束能消除虚假时序违例，提高设计可靠性，是多时钟域FPGA设计的必备技能。通过系统性地应用这些约束技术，可构建更稳健的数字系统。
2025-11-03 09:39:57
1154
原创 AXI 4_FULL转AXI_Stream 流水线设计详解
本文提出了一种AXI4到AXI4 Stream的流水线设计方案，采用两级寄存器结构实现数据高效传输。第一级从AXI总线接收数据，第二级向Stream发送数据，通过valid/ready握手信号实现流量控制。设计采用条件判断确保数据按序传输，在背压情况下能暂停流水线但不丢失数据。该方案具有高吞吐率(理想情况下每周期传输1个数据)、低延迟(2周期)和良好的背压处理能力，硬件资源开销小，特别适合高速数据传输场景。关键设计点包括流水线推进条件判断、背压处理逻辑和数据一致性保证。
2025-10-30 17:17:28
91
原创 下行数据处理模块(DownFrame_PKG) v2.0：架构优化与流水线创新
本文介绍了v2.0版本硬件架构的优化方案，通过状态机简化、流水线设计和存储优化，显著提升了性能并降低了资源消耗。v2.0将9状态状态机精简为4状态格雷码编码，引入双级流水线实现2周期低延迟处理，采用流式处理替代大容量BRAM存储。仿真验证显示，该设计在保证功能完整性的同时，资源使用率降低70%以上，处理延迟仅2个时钟周期，为多FPGA互联系统提供了高效可靠的技术基础。
2025-10-30 17:17:12
67
原创 FPGA基础知识（十一）：时序约束参数确定--从迷茫到精通
本文是FPGA基础知识系列第11篇，重点讲解FPGA时序约束参数的设置方法。详细介绍了输入/输出延迟的计算公式（需考虑外部器件参数和PCB走线延迟），时钟不确定性的组成要素（包括抖动、偏移等），并提供了两种约束参数确定方法：基于数据手册的精确计算和基于系统时序预算的分配策略。文章还列举了DDR3和RGMII接口的典型约束值示例，给出了约束完整性检查和参数敏感性分析的实用技巧。最后强调约束设置需要在设计安全性和性能之间取得平衡，建议采用系统化的计算方法结合工程经验来确定约束参数。
2025-10-30 10:26:21
476
原创 FPGA基础知识（十）：深入理解建立时间与保持时间违例
本文通过舞蹈比喻生动解析FPGA时序设计中的建立时间和保持时间概念。建立时间如同舞者需在鼓点前做好准备，保持时间则需在鼓点后保持姿势。针对建立时间违例（组合逻辑过长、高扇出网络等）提出流水线拆分、寄存器复制等解决方案；对保持时间违例（直通路径、时钟偏移等）则采用插入延迟、时钟树优化等方法。文章还提供系统化修复策略和实用调试技巧，强调预防性设计的重要性。掌握这些时序概念和优化方法，能让数字电路设计如同完美编排的舞蹈般稳定流畅。
2025-10-30 10:26:00
958
原创 下行数据处理(DownFrame_PKG)模块v1.0版本设计记录
本文档记录了FPGA下行数据处理模块的初版设计。该模块作为多FPGA互联系统的核心组件，负责处理CPU数据并通过Aurora接口传输，支持Fast/Sync两种模式。采用9状态有限状态机控制流程，包含数据帧构建、地址计算、突发传输等功能。设计中因使用大容量数组和复杂逻辑导致LUT资源超标，后续将通过简化数据存储、优化状态机、减少中间存储等措施改进。文档详细记录了架构设计、工作流程、地址分配等内容，为后续优化版本提供参考依据，重点解决资源利用率问题。
2025-10-29 07:00:00
741
原创 FPGA基础知识（八）：时序约束深度解析--从基础理论到工程实践
FPGA时钟约束是确保设计稳定性和性能的关键技术。本文系统讲解了时钟约束的完整知识体系，包括：1.时钟约束的必要性，涉及时序分析基本原理；2.主时钟、虚拟时钟和生成时钟的创建方法；3.时钟关系约束与时序例外处理；4.I/O延迟约束技巧；5.实战案例分析；6.调试方法和最佳实践。文章强调，正确的时钟约束能确保工具进行有效时序优化，是连接逻辑功能与物理实现的桥梁，需要掌握理论基础、工具使用和系统思维。通过规范的约束管理，可充分发挥FPGA性能潜力，实现高质量数字系统设计。
2025-10-28 09:47:44
824
原创 FPGA基础知识（九）：时序约束常见问题与解决方案深度解析
本文深入解析FPGA时序约束中的常见问题及解决方案。针对建立时间违例，提出流水线设计、寄存器复制和物理约束优化等方法；对于保持时间违例，介绍增加数据路径延迟和优化时钟约束的技巧；在跨时钟域问题上，详细说明同步器设计和时序例外设置；针对I/O时序问题，给出源同步接口和DDR接口的精确约束方案。文章还涵盖块约束高级应用、调试工具与自动化脚本，以及多场景时序分析等高级技巧，最后总结调试流程和预防性设计建议，为FPGA工程师提供全面的时序约束优化指南。
2025-10-28 09:47:01
1366
原创 FPGA DDR3实战（十二）：基于DDR3的高速故障录播系统（四）——原生MIG接口实战编程
《FPGADDR3权威指南：stream_mig模块设计与实现》摘要 本文详细解析了DDR3存储系统中关键的stream_mig模块设计，该模块实现了AXI-Stream协议与DDR3 MIG接口之间的高效协议转换。文章从模块接口定义、写/读数据通路设计到命令控制等方面展开，重点介绍了数据缓存机制、流控制状态机、连续读取优化等关键技术。模块支持102.4Gbps理论带宽，通过地址向量管理、FIFO保护等机制确保数据完整性，并采用流水线设计优化时序性能。该设计为高速数据采集系统提供了可靠的DDR3存储解决方案
2025-10-27 16:17:40
48
原创 FPGA DDR3实战（十一）：基于DDR3的高速故障录播系统（三）—— 地址管理与故障定位机制
《FPGADDR3权威指南》系列第十篇重点解析了DDR3存储系统中的核心控制模块addr_config。该模块实现了数据地址管理、故障检测和读写控制等关键功能，具体包括：写路径为数据添加32bit地址信息并顺序递增；故障检测机制实时记录关键地址；读控制计算回读起始地址并解析数据流。文章详细介绍了地址添加策略、数据包计数、故障响应机制等技术细节，强调该设计实现了ms级时间精度和高吞吐量特性，为DDR3控制器与数据流之间提供了高效桥梁。
2025-10-27 15:26:23
369
原创 FPGA DDR3实战（十）：基于DDR3的高速故障录播系统（二）—— 数据流转换与时钟域设计
《FPGADDR3权威指南》系列文章解析了DDR3设计中的关键模块stream_data_conver，该模块实现数据流的时钟域和位宽转换。写路径将125MHz/32bit数据转换为200MHz/512bit，读路径反向转换。模块采用异步FIFO（TX深度8192，RX深度1024）和Xilinx的axis_dwidth_converter IP核实现转换，确保AXI-Stream协议兼容性。设计需特别注意时序约束、亚稳态处理及数据完整性验证。该模块是连接前端与DDR3控制器的重要桥梁。
2025-10-27 14:01:07
279
原创 FPGA DDR3实战（九）：基于DDR3的高速故障录播系统（一）—— 需求分析与架构设计
《FPGA DDR3权威指南》系列第九篇聚焦DDR3在故障录播系统中的应用。文章剖析了系统需处理1Gbps持续数据写入和精准故障回放的需求，在FIFO资源受限条件下，采用原生MIG接口实现最优性能。系统架构包含数据转换、地址配置、流接口转换和DDR3控制器四大模块，详细介绍了写入/读取路径设计、故障处理机制及MIG IP核配置要点。该方案展现了在工程约束下的技术权衡，为资源敏感型DDR3应用提供了参考范例。
2025-10-27 13:34:42
498
下行数据处理模块(DownFrame-PKG) v2.0版本程序：仿真和源码（AXI4-Full转AXI-Stream）
2025-10-30
下行数据处理(DownFrame-PKG)模块v1.0版本程序
2025-10-28
基于JTAG-AXI-Master的DDR3全地址mapping自动化测试实战源码
2025-10-22
Xilinx XC7A200T DDR3性能测试工程源码 - 吞吐率与延迟分析（基于ATG与APM）
2025-10-23
AXI总线性能分析实战工程：ATG和APM和BRAM联合仿真源码
2025-10-22
JTAG to AXI Master IP核实战源码
2025-10-21
基于AXI VIP的AXI-data-generate DDR3自动化测试仿真工程
2025-10-20
AXI4-Lite可配置寄存器IP核(AXI-Reg) - Vivado源码及测试工程
2025-10-17
【FPGA DDR3实战】AXI4 Master自动化测试源码
2025-10-14
基于AXI VIP的Xilinx DDR3 MIG IP核工程级仿真源码
2025-10-09
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人