JTAG标准

对于ULINK的JTAG(20pin)发现连接到PC机,1脚和20脚电压2点几伏,连接到电路板,会使CPU运行,(1,2脚不接电路板就可以)

 

JTAG(Joint Test Action Group ,联合测试行动小组 ) 是一种国际标准测试协议,主要用于芯片内部测试及对系统进行仿真、调试, JTAG 技术是一种嵌入式调试技术,它在芯片内部封装了专门的测试电路 TAP ( Test Access Port ,测试访问口),通过专用的 JTAG 测试工具对内部节点进行测试。
目前大多数比较复杂的器件都支持 JTAG 协议,如 ARM 、 DSP 、 FPGA 器件等。标准的 JTAG 接口是 4 线: TMS 、 TCK 、 TDI 、 TDO ,分别为测试模式选择、测试时钟、测试数据输入和测试数据输出。
JTAG 测试允许多个器件通过 JTAG 接口串联在一起,形成一个 JTAG 链,能实现对各个器件分别测试。 JTAG 接口还常用于实现 ISP ( In-System Programmable 在系统编程)功能,如对 FLASH器件进行编程等。
通过 JTAG 接口,可对芯片内部的所有部件进行访问,因而是开发调试嵌入式系统的一种简洁高效的手段。目前 JTAG 接口的连接有两种标准,即 14 针接口和 20 针接口,其定义分别如下所示。

 

14 针JTAG 接口定义:

14 针 JTAG 接口定义引 脚 名 称 描 述

1 、 13               VCC 接电源

2 、 4 、 6 、 8 、 10 、 14    GND 接地

3  nTRST             测试系统复位信号

5  TDI              测试数据串行输入

7  TMS              测试模式选择

9  TCK              测试时钟

11 TDO              测试数据串行输出

12 NC               未连接

20 针 JTAG 接口定义引 脚 名 称 描 述

 

 

1 VTref             目标板参考电压,接电源

2 VCC               接电源

3 nTRST              测试系统复位信号

4、6、8、10、12、14、16、18、20  GND 接地

5 TDI               测试数据串行输入

7 TMS               测试模式选择

9 TCK               测试时钟

11 RTCK              测试时钟返回信号

13 TDO               测试数据串行输出

15 nRESET             目标系统复位信号

17 、 19 NC            未连接

 

我实际操作的项目中,除了基本的五条JTAG线外(TCK、TMS、TDI、TDO、TRST),还有RTCK,nSRST和VTREF也是原理图中确定要连上的,特别是nSRST,至少两次影响到调试,因为我不知道它是否重要,所以没有接,网络摘抄如下,供自学。

 

<think>好的,我现在需要帮助用户查找关于JTAG标准电路图的设计资料。根据用户提供的信息,他们提到了ADI DSP的JTAG设计规范,特别是14针接口,并希望了解相关原理图。用户可能在进行硬件设计时遇到了问题,或者需要验证自己的设计是否符合标准。 首先,我需要确认JTAG标准接口定义,尤其是14针的布局。根据引用内容,ADI从2000年沿用至今的14针设计是重点。用户可能希望知道每个引脚的功能,比如TDI、TDO、TCK、TMS,以及电源和地线的配置。此外,可能需要考虑信号完整性,比如上拉电阻和旁路电容的作用。 接下来,用户可能需要具体的电路图示例,说明如何连接这些引脚到DSP或其他处理器。需要确保电路图符合ADI的标准,避免常见的错误,比如引脚顺序错误或缺少必要的去耦元件。同时,用户可能关心不同电压级别的兼容性,例如3.3V和5V系统的接口处理,这时候电平转换器可能是必要的。 另外,用户的问题可能涉及到调试时遇到的问题,比如JTAG连接不稳定,这可能与电路设计中的上拉电阻或旁路电容有关。因此,在回答时需要强调这些设计要点的必要性,并提供具体的建议,如电阻阻值的选择和布局注意事项。 最后,生成的相关问题需要覆盖常见的后续疑问,比如14针与其他针数的区别、调试工具的选择、信号干扰解决方法和电平匹配技巧。这些问题可以帮助用户进一步深入理解JTAG设计,并解决实际应用中可能遇到的挑战。</think>### JTAG标准电路图设计要点 根据ADI DSP的JTAG设计规范,14针接口是核心设计标准[^1]。以下是关键设计要素及参考电路图说明: 1. **引脚定义与功能** - **TDI (Test Data Input)**:数据输入,需接上拉电阻(通常$10k\Omega$) - **TDO (Test Data Output)**:数据输出,建议串联$33\Omega$电阻 - **TCK (Test Clock)**:时钟信号,需接$10k\Omega$下拉电阻 - **TMS (Test Mode Select)**:模式选择,接$10k\Omega$上拉电阻 - **TRST (Test Reset)**:复位信号(可选),接$10k\Omega$下拉 - **VREF**:参考电压,需连接目标板电源 - **GND**:至少分配3个接地引脚 2. **典型电路图结构** ```plaintext +-----------+ TCK -----| 10kΩ下拉 |----- DSP_TCK TMS -----| 10kΩ上拉 |----- DSP_TMS TDI -----| 10kΩ上拉 |----- DSP_TDI TDO -----| 33Ω 串阻 |----- DSP_TDO TRST ----| 10kΩ下拉 |----- DSP_TRST VREF ----| 去耦电容 |----- 3.3V GND -----| 直接连接 |----- GND(×3) +-----------+ ``` 3. **信号完整性设计** - 所有信号线长度不超过150mm - 关键信号(TCK/TMS)需包地处理 - 电源引脚需加$0.1\mu F$陶瓷电容滤波 4. **电平兼容设计** $$V_{IH} = 2.0V \quad (3.3V系统)$$ $$V_{IL} = 0.8V$$ 当连接5V设备时,需添加电平转换器(如SN74LVC4245)
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值