学海无涯，回头是岸........

 敷铜作为PCB设计的一个重要环节，不管是国产的青越锋PCB设计软件，还国外的一些Protel,PowerPCB都提供了智能敷铜功能，那么怎样才能敷好铜，我将自己一些想法与大家一起分享，希望能给同行带来益处。    所谓覆铜，就是将PCB上闲置的空间作为基准面，然后用固体铜填充，这些铜区又称为灌铜。敷铜的意义在于，减小地线阻抗，提高抗干扰能力；降低压降，提高电源效率；与地线相连，还可以减小环路

信号的接收端可能是集成芯片的一个引脚，也可能是其他元器件。不论接收端是什么，实际的器件的输入端必然存在寄生电容，接受信号的芯片引脚和相邻引脚之间有一定的寄生电容，和引脚相连的芯片内部的布线也会存在寄生电容，另外引脚和信号返回路径之间也会存在寄生电容。      好复杂，这么多寄生电容！其实很简单，想想电容是什么？两个金属板，中间是某种绝缘介质。这个定义中并没有说两个金属板是什么形状的，芯片两个

将元件如何放在设计图中？单击之后选中之后，在设计图中再右键单击放置即可 （一）：常用元件名 选择左边"Compoent mode"  CAP，RES，NPN，OPAMP,NMOSFET,PMOSFET （二）：元件翻转 小键盘的"+","-" （三）频率特性 选择左边“graph Mode"-->"FREQUENCY" 1.选择参考输入信号---"E

运放的相位补偿为了让运放能够正常工作,电路中常在输入与输出之间加一相位补偿电容。1，  关于补偿电容理论计算有是有的，但是到了设计成熟阶段好象大部分人都是凭借以前的调试经验了，一般对于电容大小的取值要考虑到系统的频响（简单点说加的电容越大，带宽越窄），然后就是振荡问题；如果你非要计算，可以看看运放的输入端的分布电容是多大，举个例子，负反馈放大电路就是要保证输入端的那个电阻阻值和分布电容

阅读前先看看开环增益a0：datasheet中的Large-signal Voltage Gain，开环增益越高，运放越接近理想运放。 闭环增益A0：a/1+ab=1/b(当a很大时），其中a为开环增益，b为反馈因子，可以理解为反馈量和输出量的比值，当开环增益趋近于无穷大时，闭环增益就是反馈因子的倒数。 噪声增益：1/b，反馈因子的倒数，噪声增益顾名思义就是输入噪声被放大的增益

闭环增益G=A/(1+FA)。 其中A为开环增益，F为反馈系数，AF为环路增益A(开环增益) = Xo/Xi            F(反馈系数)=Xf/Xo  运放震荡自激的原因：1、环路增益大于1   (|AF|》1)2、反馈前后信号的相位差在360度以上，也就是能够形成正反馈。参考《自控原理》和《基于运算放大器和模拟集成电路的电路设计》       在

在负反馈电路时，反馈系数F越小越可能不产生自激震荡。换句话说，F越大，产生自激震荡的可能性越大。对于电阻反馈网络，F的最大值是1，F=1的典型电路就是电压跟随电路。这就是电压跟随运放易震荡原因（这也是我们常常会看到运放手册标有单位增益稳定说明的原因） 奇怪的运放现象现象 用OPA2690ID做一个最简单的电压跟随。电源采用稳压源，示波器采用TDS2022B。当I

无源滤波器缺点:带负载能力差,无放大作用,特性不理想边沿不陡峭,各级互相影响。RC滤波       1, C值的选取:C不能选的太小，否则负载电容对滤波电路的影响很大，一般IC的输入电容往往有l~lOpF的输入电容。C值选的太大，则会影响滤波电路的高频特性，因为大电容的高频特性一般都不好。       2, R值的选取:R值过小会加大电源的负载，R值过大则会消耗较多的能量。

EMC滤波器(FN406)电子产品要通过电源线传导发射试验和电源线抗扰度试验，必须在电源线上使用干扰滤波器静电放电对设备电路的影响很大程度上是由于静电放电电流周围的高频电磁场，这些电磁场由于频率很高，因此很容易被导线所接收，对电路形成干扰净，某设备在做静电放电试验时，发现当在活动面板上进行放电时，电路出现故障。经检查，发现面板后面是一束电缆，面板上的静电放电电流产生的电磁场在电缆束上感应出

很多时候，PCB走线中途会经过过孔、测试点焊盘、短的stub线等，都存在寄生电容，必然对信号造成影响。走线中途的电容对信号的影响要从发射端和接受端两个方面分析，对起点和终点都有影响。     首先按看一下对信号发射端的影响。当一个快速上升的阶跃信号到达电容时，电容快速充电，充电电流和信号电压上升快慢有关，充电电流公式为：I=C*dV/dt。电容量越大，充电电流越大，信号上升时间越快，dt越

单点地要解决的问题就是针对“公共地阻抗耦合”和“低频地环路”，多点地是针对“高频所容易通过长地走线产生的共模干扰”.低频电路中，信号的工作频率小于1MHz，它的布线和器件间的电感影响较小，而接地电路形成的环流对干扰影响较大，因而应采用一点接地。当信号工作频率大于10MHz时，地线阻抗变得很大，此时应尽量降低地线阻抗，应采用就近多点接地。当工作频率在1～10MHz时，如果采用一点接地

IC去偶电容的布局要尽量靠近IC的电源管脚，并使之与电源和地之间形成的回路最短。 对于芯片VCC的LAYOUT，原则上先进大电容再进小电容，大C->小C->CPU,效果要好一些。因为小电容的谐振频率要比大电容高，靠近芯片能够使较高频率分量的回流路径较小，按上述顺序即可使回流路径大小与其频率成分高低成反比，这样在满足去耦功能的同时，也会降低电磁辐射。  在高速数字电路设计中，电源与地

  一、元件布局基本规则1. 按电路模块进行布局，实现同一功能的相关电路称为一个模块，电路模块中的元件应采用就近集中原则，同时数字电路和模拟电路分开；2.定位孔、标准孔等非安装孔周围1.27mm 内不得贴装元、器件，螺钉等安装孔周围3.5mm（对于M2.5）、4mm（对于M3）内不得贴装元器件；3. 卧装电阻、电感（插件）、电解电容等元件的下方避免布过孔，以免波峰焊后过孔与元件

 滤波电容用在电源整流电路中，用来滤除交流成分。使输出的直流更平滑。去耦电容用在放大电路中不需要交流的地方，用来消除自激，使放大器稳定工作。旁路电容用在有电阻连接时，接在电阻两端使交流信号顺利通过。1.关于去耦电容蓄能作用的理解1）去耦电容主要是去除高频如RF信号的干扰，干扰的进入方式是通过电磁辐射。      而实际上，芯片附近的电容还有蓄能的作用，这是第二位的。你可以把

磁珠，电感，0欧姆电阻浅析（玄玄的笔记—一分二亩地）0欧姆作用1,在电路中没有任何功能，只是在PCB上为了调试方便或兼容设计等原因。2,可以做跳线用，如果某段线路不用，直接不贴该电阻即可（不影响外观）3,在匹配电路参数不确定的时候，以0欧姆代替，实际调试的时候，确定参数，再以具体数值的元件代替。4,想测某部分电路的耗电流的时候，可以去掉0ohm电阻，接上电流表，这样方便测耗电流

一、输入阻抗输入阻抗是指一个电路输入端的等效阻抗。在输入端上加上一个电压源U，测量输入端的电流I，则输入阻抗Rin就是U/I。你可以把输入端想象成一个电阻的两端，这个电阻的阻值，就是输入阻抗。输入阻抗跟一个普通的电抗元件没什么两样，它反映了对电流阻碍作用的大小。对于电压驱动的电路，输入阻抗越大，则对电压源的负载就越轻，因而就越容易驱动，也不会对信号源有影响；而对于电流驱动型的电路，输入

无源器件的高频特性会和低频特性存在很大差异，见下图         电容：所有电容都是由RLC电路组成，L是与引脚长度和结构相关的电感，R是引脚电阻，C为电容。串连的L和C会在某个频点谐振，而该频率点可以通过计算给出。谐振时电容的阻抗极低，能有效分流射频能量。频率高于电容的自谐振点时，电容就表现出电感的特性，并且感抗值随着频率的升高而变大，旁路和退耦的功能相应减弱。因此旁路和退耦的

•（1）稳压芯片输出的电压不是恒定的，会有一定的纹波。 •（2）稳压电源无法实时响应负载对于电流需求的快速变化。稳压电源响应的频率一般在200Khz(指电流）以内，能做正确的响应，超过了这个频率则在电源的输出短引脚处出现电压跌落。 •（3）负载瞬态电流在电源路径阻抗和地路径阻抗产生的压降。 电容退耦二种解释 •电容退耦是解决电源噪声的主要方法。这种方法对提高瞬态

http://www.sig007.com/ ---于博士信号完整性研究网 自己的理解：1. 如果把人比喻成信号，道路比喻成传输线，坑洼看做特征阻抗---当人迈大步子（信号的上升时间>信号往返时间），道路上的的坑洼会被跳过，感觉不到，走的很顺畅；当人迈着小碎步（信号的上升时间---当不考虑外界干扰，如果道路保持一致（瞬态阻抗），人（信号）在道路上会保持恒定不变，如果道路出现坑洼