- 博客(7)
- 收藏
- 关注
RSS订阅原创 I2C原理与实际应用波形分析
1）字节格式：发送到SDA线上的字节必须为8位，首先传输的是数据的最高位（MSB），在每个字节发送完毕后必须跟一个响应位（总共9位），每次传输过程的总字节不受限制。进一步分析可以发现，本次波形情况是主设备向从设备写数据，在寻址结束确认应答后，从设备会拉低总线，在SCL切换到低电平时，立即释放SDA，主设备还没有反应过来，造成了“控制真空”，这时SDA被上拉电阻拉高，而如果下一步主设备将传输低电平数据位，就会造成这个尖峰毛刺，原理如下图所示。可以发现，接收器在地址位和数据位保持对SDA线的控制。
2024-04-12 17:32:39
4189
1
原创 I2S协议
WS总是在最高位传输前的一个时钟周期发生改变，这样可以使从属装置得到与被传输的串行数据同步的时间，并且使接收端存储当前的命令以及为下次的命令清除空间。I2S支持的采样频率有8, 16, 24, 32, 44.1(CD 采样频率 ), and 48K(PC支持频率),96K，最大可达192K。I2S格式的信号无论有多少位有效数据，数据的最高位总是被最先传输(在WS变化(也就是一帧开始)后的第2个SCK脉冲处)，因此最高位拥有固定的位置，而最低位的位置则是依赖于数据的有效位数。WS的频率＝采样频率。
2024-04-11 16:59:47
1269
1
原创 一文看懂JTAG基本知识
在此指令下，每个芯片的DR寄存器会延时一个时钟周期，那么我们发送一个数据后，检查延时多少周期收到数据，即可知道JTAG链上芯片的数量。JTAG可以控制芯片的每个引脚，图3中，我们可以通过JTAG使得所有的CPU引脚发送数据，而所有的FPGA引脚接收数据，然后根据FPGA中是否收到准确的数据来判断所有的芯片连接是否正常。每个IR寄存器都有一定的长度，我们假设CPU的IR寄存器是5位，FPGA的寄存器是10位，那么通过TDI和TDO的信号线连接方式，CPU和FPGA的IR寄存器其实是串联的，如图10所示。
2024-04-10 14:35:04
31375
8
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人