honeyball的博客

（正常开窗的过孔与焊盘的间距应大于0.5mm （20mil），绿油覆盖的过孔与焊盘的间距应大于0.15 mm （6mil），方法：将Same Net DRC打开，查DRC，然后关闭Same Net DRC）若Top、bottom上的大面积铜箔，如无特殊的需要，应用网格铜[单板用斜网，背板用正交网，线宽0.3mm （12 mil）、间距0.5mm （20mil）]表面贴装器件的焊盘宽度和长度是否合适 （焊盘外端余量约0.4mm，内端余量约0.4mm，宽度不应小于引脚的最大宽度）

设计人员自身应该保证原理图的正确性和可靠性，要做到设计即是审核，严格自审，不要把希望寄托在审核人员身上，设计出现的任何问题应由设计人员自己承担，其他审核人员不负连带责任；

调出PCB，选择xSignails，点击设计中的xSignails，点击运行xSignails向导，是针对于USB3.0和DDR的专用xSignails，普通的需要点击创建xSignails。在不同导线上带有端接电阻时候，相当与把导线分为了两截，但是等长线是从输入端到输出端等长的，不能分截做等长，所以有些工程用EXCEL表计算求和算导线的长度，这样显然很麻烦。左上是第一器件的位号，右上是第二个器件的位号，选择网络class为事先创建的add，之后点击分析即可创建xsignals的一个小类。

Shared with me (xIf7A0R9s1oYqYd5) | Altium China Secure Files Share

这个是你PCB连线之前选择了设计规则检验，你可以点击tools——〉Reset ERROR MARKERS ，那些双斜杠就没了，双斜杠是在你确认要检验后说明你有哪些线没连接，它是一个帮你最后检验的工具而已！Ctrl+左键选中某个器件可以高亮显示相同属性的器件:Ctrl+左键选中空白地方取消高亮。按住Alt键之后点击某个器件整体个图中一样的器件就会高亮显示。按住Alt键，左上角滑动可以高亮某个器件和CPU之间的飞线，利于摆放器件位置。旋转某个元件到指定角度：先选中器件，之后EMO即可。旁路电容有续流的作用。

双击GND层可以为铜皮分配网络属性为GND，分割的闭合区域也可以分配为其他属性。现将所有元器件按矩形紧密排列TOL，再在机械层画稍大板框，EOS设置板框的原点，再稍修改板框尺寸为整数,PDD标注尺寸，选中矩形DSD使板框按所选形状设置。先让两个图垂直分割，再鼠标点击原理图后选择工具T，之后选择交叉选择模式。根据自己的喜好设置即可，无需背。将定位孔放在矩形顶点处，选中定位孔，在其属性里修改XY值即可X5mm Y5mm。只有相同GND的属性打孔才会连上负片层，连上的打孔呈现铜圈圈，没连上没有圈圈。

点击屏幕右上角的小齿轮（设置按钮），选择下图所示的旋转步进为45度（或其他），器件拖拽设置为Connected Tracks。之后就可以按住空格键旋转器件并带动导线一起旋转了，这在BGA扇孔的时候很好用。选中器件和导线，右键点击联合，从选中的器件生成联合。

而NOR Flash是随机存储介质，支持按字节编程，可以在需要更改的位置直接写入数据，不需要整体擦除，因此具有较快的读取速度和较低的读取延迟。NAND Flash的容量较大，改写速度快，适用于大量数据的存储，因此在业界得到了广泛的应用，如数码相机、MP3随身听记忆卡、U盘等嵌入式产品中。而LPDDR4在命令/地址总线上使用2或4时钟架构，优化了x16、x32和x64配置，峰值带宽比DDR4快33%，在待机模式下的功耗降低至1/5，实现了性能、功耗、延迟和物理空间之间的完美平衡。【一分钟学懂-什么是GPU？

以太网（Ethernet）接口电路主要由MAC控制器和物理层接口（Physical Layer，PHY）两大部分构成，目前常见的以太网接口芯片，如LXT971、RTL8019、RTL8201、、CS8900、DM9008 等一般32位处理器内部实际上已包含了以太网MAC控制，但并未提供物理层接口，因此，需外接一片物理层芯片以提供以太网的接入通道。网络通信路径常可总结为：网络数据–>RJ45接口–>网络变压器–>网络PHY芯片–>MAC–>CPU，如图1。

打开AD，点击右上角的齿轮符号，打开了Preferences窗口，选择System->View，点击Desktop下的Reset按钮，最后点击OK。

选中线的一部分，按Tab可选中整个线，并修改整根线的宽度。布局时候的规范：原理图在一起的部分尽量在PCB中也在一起，模块化布局。差分线上的电阻要平行紧密排列。滤波电容要仅仅挨着芯片引脚才能起到滤波效果，按照芯片的引脚号对应放置不要堆积到一起。GND层解析：MCU部分为AGND部分，晶振和差分电容下面的铜皮PF挖去。差分线的线宽在Rules中设置，差分线最重要的是线宽阻抗匹配和线间距不变。对GND层的处理，地层分割铜皮？

最高工作频率：定义：二极管的最高工作频率，即二极管在电路中能够正常工作的最高频率。常见的硅二极管的最高工作频率通常在几十MHz到几百MHz之间。在高频下，二极管可能无法有效地阻止反向电流，但也不会完全变成导线。最高工作频率的决定因素：反向恢复时间：二极管的（反向恢复时间）是衡量其从导通状态切换到截止状态时性能的一个重要参数。它指的是二极管从正向导通状态切换到反向截止状态时，反向电流下降到其最大值的一定比例（通常10%）所需的时间。

1、传导干扰主要就是地线电位不稳定带来干扰，地线电位如果发生浮动，那地线与信号线间的电压就会不稳定也就是共模电压不稳定，即产生了共模干扰。我们常将信号线做成双绞线的原因就是让两根信号线的空间位置相对接近使它俩的共模干扰电压一致从而尽可能的消除了差模干扰，如果我们想得到的是信号线的差值，这样做就会大大减小误差。压敏电阻-MOV:在正常电压下相当一个很小的电容，但电路出现过电压时，它的内阻急剧下降并迅速导通，其工作电流增大几个数量级。当电流超过预设的阈值时，采样电阻上的电压也会相应升高。绕线等长的2倍规范。

HDMI的布线要求：差分线对内误差为5以内，所有的差分线误差在10以内：进行阻抗匹配需要调整线宽，间距和板层。四对差分线，控制阻抗为100欧姆；四对单端信号线，控制阻抗为50欧姆。\]HDMI识别过程：HDMI的IIC采用的是HDMI的IIC采用的是，板载的IIC通常采用的是3.3V或者1.8V的电平标准，我们在使用的过程中，应当进行电平转换。，此处我们采用。

双击元器件后进入属性对话框，系统默认是横排显示，鼠标选中左侧框上面右击，出现如下对话框选择Pivot之后就变成了竖排,Crtl+鼠标滚轮可以对界面进行放大缩小。放置非电气直线：快捷键Shift+L 放置文字：快捷键T 放置图片：place--->Picture,图片格式仅支持BMP格式。多个元器件的对齐：选中多个器件，EA，之后选择如和对齐即可。导线：快捷键W 网络标签：快捷键N 电源：快捷键F 地：快捷键G。网表，就是网络连接和联系的表示，综合了原理图中的数据。

cadence的文件架构：1 .dra文件是元器件封装的可编辑文件2 .psm是cadence元器件封装的cadence的识别文件，cadence只识别.psm,不识别.dra3..dra是元器件的封装文件，由.pad焊盘文件和丝印组成.dra .psm文件放在一个文件夹中，.pad放在一个文件夹中4..fsm是需要过孔的元器件的文件名，对比.psm文件来记。

1.点击N的图标选项卡，导出第一网表2,导入第一网表：点击移动命令，在查找选项卡中选择Symbol器件选项卡：点击器件即可高亮：选择常规编辑：即可框选高亮：出现板框不在界面中的时候，绿色框框选板框即可：

右下角可以选择导出封装的单位：

上面设置了很多Gerber文件叠层，可以归结为布线层、丝印层、阻焊层、钢网层、钻孔层、辅助制造。在PCB Editer中导入第一网表，之后就可以进行交互式选择了。

///////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////cadencadence有信号仿真 ， 可以查看DDR等信号的情况。3. cadence把板子的设计流程分散了出来，原理图，封装，layout可以让不同的工程师去做，这样任务分开的话有益于工程师专心研究一方面。

但是完全消除注册表收费，可以右键打开注册表手动卸载，这个卸载软件提供了这些注册表的具体位置。右键选择程序 -> 强制卸载，即可自动卸载软件并扫描相关残留文件。官网：https://geekuninstaller.com。支持软件和 UWP 应用的卸载，查看软件注册表和安装目录等。

新建board板子的图纸：板框定义在board geometry 中的 Design_Outline中：点击添加矩形：查看选项，将选项卡由 绘制矩形 改为 放置矩形 ，自定义宽度和长度；

打开与关闭所有飞线：显示部分飞线：单独显示网络飞线尤为好用，点击上图中的网络，之后鼠标点击器件中你想高亮的网络即可单独打开部分飞线。

这个人讲cadence也很不错：73、创建Power NetClass[Cadence Allegro132讲视频教程字幕版]_哔哩哔哩_bilibili上位机开发：MFC 最详细入门教程-优快云博客Board Geometry — Design_Outline 板框 Etch — Top 走线Pin — Top 焊盘 Via Class — Top 过孔过孔的添加：叠层的设置：解决版本不兼容问题的助手：走线和修线：修改整体的单位：

看上去代码格式都是一样的。funckey关键字修饰的快捷键，可以直接按该快捷键实现功能。Allegro 输出Gerber文件之前是必须要设置好Artwork底片文件的，Artwork底片文件包括丝印层（SILKSCREEN）底片、钢网层（PASTEMASK）底片、阻焊层（SOLDERMASK）底片、钻孔层（DRILL）底片，电气层底片。设置完上面的内容是暂时不能导入的。因为cadence allegro中使用层（class）来管理内容，导入dxf文件不可能凭空放进去，需要给它安排合适的层。

助焊层( Paste Mask ): 为非布线层，该层用来制作钢网，而钢网上的孔就对应着电路板上的SMD 器件的焊点。在表面贴装(SMD) 器件焊接时，先将钢网盖在电路板上（与实际焊盘对应），然后将锡膏涂上，用刮片将多余的锡膏刮去，移除钢网，这样SMD 器件的焊盘就加上了锡膏，之后将SMD 器件贴附到锡膏上去（手工或贴片机），最后通过回流焊机完成SMD 器件的焊接。由于焊接电路板时焊锡在高温下的流动性，所以必须在不需要焊接的地方涂一层阻焊物质，防止焊锡流动、溢出引起短路。

可能是我的CAD问题，只有有任何圆的东西，导进cadence之后就是line，圆角，圆弧都是如此，但是矩形就没有这个问题。那是因为导入的板框还带有铜皮属性，需要change命令把其换为板框层。用电子精灵导出gerber比较方便。

Cadence绕等长线真的是好用，这一点碾压AD和嘉立创。这里有一个技巧，在CPU四周的焊盘有时候确实需要过孔换层，但是并不直接在CPU周围打孔，把线拉出去过孔，这样可以防止焊接的时候锡流进过孔造成短路，同时也方便了拉线：可以看到，这里采用的是T形架构，右侧中间的两行过孔全是地址线的过孔，SA SA SA10等等等，数据线直接在两侧扇出去，中间走地址线,CPU连接到两片DDR之间的过孔，之后由过孔走向两片DDR：T形架构，下图显示更为直观：算等长的时候，

焊接FPC的时候先上锡，焊台加热后再图上焊油，再放置元器件，再加热：万用表测电流只需要把表笔接到电流的孔位即可测量电流，不需要接再串联一个负载：有些线性电源两个通道可以串联，并联起来使用；

Cadence设置好规则之后再做等长就很方便，可以自动等长：点击SELECT可以选中这一组的线，并进行高亮：相对误差是15mil:选择Accordition:可以通过这个按键查看到底有没有达到等长规则：直接框选刚才做过等长的网络：显示红色表明这条线没有满足等长规则：可以看到有一条差了40多mil，一条差了3mil:【Cadnece Allegro加载3D封装方法视频教程 制作3D PCB方法】https://www.bilibili.com/video/BV1bv4y1j714?vd_source=3cc3

一般见于通信类电路PCB，主要一个无线通信产品上有的敏感器件、模拟、数字电路、DCDC电源电路，都需屏蔽隔离，是为了不影响其它电路，也有防止其它电路影响，EMC里的EMI与EMS优化。常见于主控功能模块和电源模块及Wifi模块之间的隔离。1.1.2 保护某器件或电路：另也有厂家PCB板预留屏蔽罩用途是预防某电路中的关键器件在生产测试或者运输过程中导致撞件损坏等原因。1.2 按方式分双件可拆卸分离：固定与盖子是分开的，便于研发、生产测试、维修单件不可拆卸：优势是成本低，劣势是测试、维修不便。

那么如何让它变成板框呢？

2024/07/14，今天是个值得纪念的日子！发现一个好用到流泪的软件：电子精灵！只需要将搜索到的器件点击 摆放到orcad里面，点击右侧下载对应的封装就可以了！亲测：需要画完原理图，并且DRC通过之后才可以！

FanySkill工具的使用：标注：激活尺寸标注：鼠标任意位置右键，打开参数：完成参数设置以后，点击线性尺寸标注：点击想要标注的两个点，即可完成标注：铜皮的参数设置都在这里了：全局动态参数设置是针对全局的铜皮的设置，层动态参数的设置是针对每层的铜皮的设置：cadence PCB Find栏全灰色如何处理_allegro中find栏有些是灰色-优快云博客凡亿的自动设置光绘：一个新的工程需要设置过孔，层叠等一系列的参数，设置好后一个空白文件，以后就都基于这个文件进行工程设计就可以。铺铜前需要先规定铜皮的网络属

三种信号联通的方式：如何旋转元器件：先像下图一样选中器件，之后按住快捷键R即可旋转：设置栅格大小：这里的栅格数值越大，格点越密集。放置分页符号：cadence中分页的话必须放置分页符！！！！单纯的net alia不能使用，与嘉立创不同！！！off-page connector与net alia性质差不多，但是前者只能在多个页面之间互连，后者只能在一个页面的内部形成互连，它们的name所代表的都是网络名称，不用太讲究信号的流向，但最好规范一下。一个发送，一个接收。

线宽规则设置：可以看到这里定义了3套规则： 默认，90欧姆阻抗，100欧姆阻抗走线规则：叠层的设置：怎么做到给不同的分组线分配不同的颜色：直接打开颜色管理器，里面就可以分配：改成绿色之后这一组马上变成绿色：cadence中如何删除所有走线：cadence中如何一把走多跟线：直接选中多条走线，然后正常执行D走线命令即可：如果一组线焊盘和过孔都一个颜色的话不利于区分，一组线中的不同元素可以设置成不同颜色：cadence中如何设置自动走线避让：可以看到。

cadence原理图设计的过程中如何查找元器件： 在find面板中可以搜索元器件这里徐那种.dsn可以整个工程里面搜索，选择任意一个page可以在当前page里面搜索：搜索结果在这个框中展现：cadence中只要添加完查分对，点击D走线命令就可以直接走出差分线，无需专门的差分对走线命令，右键点击单一走线模式就可以进行差分对。

等长调节：不断线的情况下可以对单根线进行修整：DDR3 主要有两种芯片颗粒，8位和16位的。简而言之也就是有的芯片8条数据线，有的是16条数据线。不管是8条，还是16条，做等长时都是8条是一组，如果是16条的就2组一般分组是 8条数据线+他的DQS差分+他的DM信号，如下图。DDR3一般建议做15mil误差。越小越好。

Find 窗口把nets 勾上，然后PCB里单击需要查看的差分，即可显示区分颜色，绿表示达标，黄表示太长，红表示不够。如果差分对多的板子，一般会创建一个差分对规则来配置,如果差分对少，只有1 2对，通常就懒得设置规则了。USB2.0 差分线两条线一般等长误差做15mil以内就可以了，建议越小越好，一般我都是做5mil误差。返回PCB中 ，使用Route菜单下的Timing Vision 功能查看查看这些差分对是否够长。如果是单根线的话，系统会自动等长调节单个线；到NET下找到差分线分配规则即可。

注意看绕等长线的时候右下角，如果设置等长范围设置好后，绕等长时候这里会显示等长是否符合要求：左边第一格说明太短，赶紧继续绕（呈红色）；右边一格说明太长了，这一般说明操作有问题，规则的长度没有正确设置 （呈红色）。共模滤波器主要用于抑制共模噪声，即两条导线（通常是差分对或电源线）之间的相同噪声信号。通过将共模信号引入电感，使其在电感中产生相互抵消的磁场，达到滤除共模噪声的效果。2.为等长线设置规则（主要是做一个长度的约束，导线做了等长，必须要在一个规定的范围内，那才叫等长）。3.在电路中为导线做等长处理。