honeyball的博客

电流型PHY:网络变压器的中心抽头接电压源，如下图上方的VCC_PHY:还有一个特点是：电流型PHY的信号线接RC到地。

外2层顶层走线，内层的pad打过孔引出走线：注意查分对要以差分的形式做等长：最长的DDR信号线在1000mil以内，整体宽度较大便于里面做等长和做不同线的间距：晶振做包地处理：HDMI不同差分对之间GND走线包起来：这里的PWR层并没有进行分割铜皮的操作，而是直接采取走线的方式：

USB2.0最高也就480M，而USB3.0轻松到达5Gbps：DTU远程控制：DTU（数据传输单元）通常用于将数据从现场设备传输到远程服务器，常用于物联网、工业控制、远程监控等场景。它可以通过GPRS/4G、Wi-Fi、以太网等方式将数据发送到服务器，并且可以接收远程指令来控制现场设备。

USB3.0相比2.0在硬件物理连接上有较大的改变，采用的是RX/TX全双工链路设计，由2对差分信号组成，同时向下兼容USB2.0，所以整个接口有3对差分信号，分别为USB3_RXM/USB3_RXP，USB3_TXM/USB3_TXP，USB2_DM/USB2_DP，USB3.0的传输速率可达到5Gbps，相比USB2.0 480Mbps有比较大的提供。层叠的设置：表层：走信号线 第二层：地平面（一个大平面） 第三层：电源走线平面（内电层，分割，因为电源情况不复杂，因此直接分割较好，底层：走线）

USB2.0与USB3.0接口的PCB布局布线要求PCB资源PCB联盟网 - Powered by Discuz! (pcbbar.com)90欧姆阻抗，走差分线：重点来了：

HDMI2.0最大传输速率可达14.4Gbit/s，HDMI2.1最大传输数据速率可达42.6Gbit/s，因此对其PCB的布线也提出了更高的要求。RGMII的PCB设计:RGMII接口是MAC和PHY之间常用的千兆网通信接口，采用4bit数据接口，工作时钟为125Mhz,并且上升沿和下降沿同时传输数据，因此传输速率可达1000Mbps。

华秋的计算工具也可以计算阻抗：

可以在其它层对过孔进行削盘处理，

表层的线宽是3.8mil:换层之后线宽变成了4.2mil: (说明对于一根线，不同层线宽不同)

【内存和固态硬盘哪个快？Flash和ROM RAM是一个东西吗？RAM和ROM的区别是什么？

信号可以看做水龙头，发出的时候直径大，流出的时候直径小，在发出的时候串接电阻，如下图左边的所示，相当于认为缩小了水流，在接收端并联电阻相当于缩小阻值，水流直径增大，从而得到输出和输入水流直径一样大，这样就可以让信号在流动的过程中不会因为阻抗的变化造成反射现象。DDR4相比于DDR3升级的地方在于控制线增加了几条，数据线数量没有变。微带线 带状线： 结论：同一组信号线尽量在一个层进行走线。走在表层的线具有更快的传输速度，换层很可能造成时序不匹配。

DDR中的一组信号线如何进行走线：高亮这一组的焊盘，按照DDR4的走线要求，TOP层贴元器件的话从最下面的层开始走线：先行CPU这一端把线拉出来，怎么顺怎么拉：如果在第六层拉不出来的话，在表层进行挪孔，方便在第六层顺利出线：电源和GND可以采取合孔的方式减少打孔，从而顺利拉线：把这一组所有线拉通到DDR的时候，开始调顺导线：可以看到，鼠标所指的线和其他线产生了交叉，这个时候最好的办法是将这一条线从被交叉的导线的上面进行走线：由此可以把这个焊盘的过孔在表层调到上面去：

同时反馈信号线远离电感：非屏蔽电感需要挖空电感中间的铜皮：注意：个人学习笔记。

3组数据线，一组时钟线，其余的是控制线：HDMI需要加上静电TVS防护的：差分50，单端100. 组间15mil间距， 组间误差10mil ，差分对内5mil :这一点很关键，HDMI差分线绕等长的时候，等长线的间距小于2倍线宽，等长线的距离大于3倍线宽，不一定需要弧形走线绕等长，矩形也可以，关键是满足几个W的原则：弧形的是不合格的，矩形的是合格的：HDMI2.1相比于HDMI2.0速度上面提升很多：百兆网口只有两对差分线，千兆网口有四对差分线：注意：仅作为笔记使用。

ROBO C的USB接口：：用于与TVS二极管配合，保护电路免受瞬态电压冲击。电容一般较小，通常为几十皮法（pF）。TVS（瞬态电压抑制）二极管通常用于保护电路免受电压尖峰或浪涌的影响，特别是在静电放电（ESD）或电磁干扰（EMI）情况下。TVS二极管可以吸收突发电压并将其限制在安全范围内，而电容则能平滑和吸收瞬间的电流波动，提高TVS的保护效果。LC滤波器：RC滤波器：EXC14CE900U ： 两路 共模滤波器 阻抗90Ω@100MHz。

调出PCB，选择xSignails，点击设计中的xSignails，点击运行xSignails向导，是针对于USB3.0和DDR的专用xSignails，普通的需要点击创建xSignails。在不同导线上带有端接电阻时候，相当与把导线分为了两截，但是等长线是从输入端到输出端等长的，不能分截做等长，所以有些工程用EXCEL表计算求和算导线的长度，这样显然很麻烦。左上是第一器件的位号，右上是第二个器件的位号，选择网络class为事先创建的add，之后点击分析即可创建xsignals的一个小类。

DDR4看这一篇就够了 - 知乎 (zhihu.com)【全网首发】DDR4 PCB设计规范&设计要点PCB资源PCB联盟网 - Powered by Discuz! (pcbbar.com)依据这个要求，H616项目的等长线不合格：

【单片机不能正常启动时，如何排查定位故障1-电源/复位/时钟】https://www.bilibili.com/video/BV1QVigehEEA?

摆放BGA下面的滤波电容的时候注意不要让两个电容的电源和地对着头放，手工焊接时候容易短路。

只存在一片DDR的时候通常是采用点对点的连接方式，点对点的布线方式优点是结构简单，阻抗以及时序容易控制，适合高速率双向传输。

从图中频点看，第一时间想到的可能不是DDR辐射出来的频点，但是后来通过频谱仪扫频点时，在DDR区域发现有该频点，基本就可以证明该频点来自DDR。DDR供电电源如果出现噪声过大，甚至掉电drop时，系统容易出现死机重启问题，这里主要涉及测试方法的问题，将在测试篇再详细介绍。至于电源的调试，涉及DC/DC，电容，电感的选择。在遇到周期抖动fail时，首先需要关注电源的noise问题，如果给DDR供电电源的noise过大的话，就会导致CLK的抖动过大。在需要测试的时钟抖动中，单独把周期抖动提出来，是因为。

底层是次好的布线层。网口的差分尽量走表底层，差分对之间的间距至少4W以上，由于管脚分布、过孔、以及走线空间等因素存在，使得差分线长度不匹配，时序会发生偏移，还会引入共模干扰，降低信号质量，因此差分对内的等长约束为5mil，差分对之间不用进行等长，等长时注意符合差分等长规则，这些直流电压通过特定的电路和变压器叠加到数据线上，供电设备（PSE）和受电设备（PD）需要支持相应的PoE标准才能正确供电和使用。若USB两边定位柱接的是保护地，分割时保证与GND的距离是2MM，并在保护地区域多打孔，保证充分连接，

H616:///////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////

嘉立创盘中孔（树脂塞孔+电镀盖帽）设计指引及规则 https://www.jlc.com/portal/q7i38630.htmlhttps://www.jlc.com/portal/vtechnology.html 这是我们的工艺参数，请您参考一下呢！一个项目的net分组：这是我的项目的分组：分完组高亮之后清晰明了：还可以分配颜色进行高亮：在设计规则里面，可以通过给网络类设置规则，方便批量设置规则。

1.存在大量孤铜的问题：这种情况是绝对不允许的，但是GBA焊盘打大量的过孔会出现很多这样的孤铜：解决办法：像这种出现大量重复焊盘的，用导线连接起来，之后铺铜形成铜皮，再在这个小铜皮上面打孔：不要每个位置的GND都钻上孔：像这样钻这么多孔完全是没必要的，但是注意不能仅仅钻一个孔，不然是没办法完全接地的：像这种打这么多孔走线怎么可能有空间：嘉立创这里指出了板子设计中存在短路问题，这种就是典型的规则没有设置好，还有就是千万不要开会略规则进行走线：别人的安全间距全是4mil:

K4B4G1646E-BCMA 是一种 DDR3 SDRAM 芯片，其引脚具有多种功能。

ARC就是圆弧走线的意思：仅打开网络的话可以只针对net进行修改走线的属性：然后现在鼠标左键点那个走线，那个走线就会变为弧形：阻抗线一定要有阻抗参考层，一般以相邻的接地或电源层做参考层（如顶层阻抗线，那么参考层一般为第二层）阻抗参考层作用是为了给信号提供回流路径，并起电磁屏蔽作用，因此阻抗线对应的参考层位置必须是实心铜皮覆盖。阻抗值的大小依产品设计及芯片类型定，一般的情况下，元器件厂商有设定好信号源和接收端的阻抗的（如SDIO：单端50ohm，USB：差分90ohm）HDMI（High-Definition

1.1.关于 DragonHDDragonHD 提供一种无需下载固件，即可快速对硬件进行检测、诊断的工具手段。支持 1 拖 8，多平台 通用，PCBA 裸板通过 USB 连接 PC 进入测试，每台设备可单独输出 log，定位为诊断、连通性测试、稳定 性测试工具。区域 1：操作区，工具的基本操作包含设置 DDR clk 频率，设置循环次数和启动/停止测试。区域 2：平台用例区，选择平台后该区域显示选定平台的所有用例，用户可屏开，收缩和勾选需要测试的 用例。

作者：凡亿教育 https://www.bilibili.com/read/cv4408443/ 出处：bilibili。

该参考设计平台演示了 DP83848K 以太网 PHY 收发器器件的高级性能和特性。该设计支持 10/100 Base-T，并符合 IEEE 802.3 标准。该器件使用单电源（5 V，板载稳压器为 3.3 V 或 3.3 V，直接来自 50 端子接口）。以太网 PHY 收发器所需的所有其他电压都在器件内部产生。图 22 和图 23 显示了 TX+ 和 TX– 线路以及 RX+ 和 RX– 线路上的数据信号。每个图形都显示了差分信号。ping 测试是在两个板连接在一起时完成的，如图 18 所示。

高频电路相关的宝藏up:这是磁珠的阻抗特性曲线，在不同的频率下表现出不同的阻值，因此使用LCR电桥测量磁珠阻抗的时候需要先设定测量频率：一款LCR电桥仪的参数：一个典型的1KΩ电阻阻抗绝对值与频率的关系：下图描绘了电阻的阻抗绝对值与频率的关系，正像看到的那样，低频时电阻的阻抗是R，然而当频率升高并超过一定值 时，寄生电容的影响成为主要的，它引起电阻阻抗的下降。当频率继续升高时，由于引线电感的影响，总的阻抗上升，引线电感在很高的频率下代表一个开路线或无 限大阻抗。

看的出来，这位小哥也是卡着嘉立创最小免费钻孔大小来打孔的：这里的天线，他做了禁止铺铜和走线处理，模拟信号在这里容易遇到干扰，这样是正确的，值得去学习：USB2.0信号这里做了包地处理：这里的DDR他包了一圈地，可能是为了为了保证阻抗吧，毕竟和铜皮共面阻抗不一样：H616的SA0---15竟然都做到了535MIL，完全等长，即使线绕的很乱的情况下也一定保证等长，可见等长很重要：这等长线，九曲十八弯，看来等长线可以随性绕，前提是一定等长：对于差分线等长的处理方法，在接收端绕一下等长，一定保证等长：

DCDC芯片都有一个开关频率，选型的时候注意一点这个问题。纹波：纹波是电源波动中的低频部分，一般处于5Mhz以内的频段，铲子来自MOS的开关动作。噪声：噪声值电源波动的高频部分，一般高于5Mhz,成分比较复杂，一般有MOS的开关噪声，随机白噪声，以及周围的信号干扰。在MOS的栅极串联电阻的方式可以较小MOS开关信号震荡的发生，但是这个电阻不宜过大：米勒电容是Cgd 电容。MOS是正温度系数的器件，三极管是负温度系数的器件。DCDC电源芯片有PWM和PFM两种调制方式。

Cadence绕等长线真的是好用，这一点碾压AD和嘉立创。这里有一个技巧，在CPU四周的焊盘有时候确实需要过孔换层，但是并不直接在CPU周围打孔，把线拉出去过孔，这样可以防止焊接的时候锡流进过孔造成短路，同时也方便了拉线：可以看到，这里采用的是T形架构，右侧中间的两行过孔全是地址线的过孔，SA SA SA10等等等，数据线直接在两侧扇出去，中间走地址线,CPU连接到两片DDR之间的过孔，之后由过孔走向两片DDR：T形架构，下图显示更为直观：算等长的时候，

共模电感通常由两个相互绕制的线圈组成，它们被连接在电路中，以在电路中形成一个环，当信号通过电路时，共模电感会阻止共模干扰信号的传输，这是因为共模电感的电磁场会抵消共模干扰信号，从而使其无法通过电路传输。包地通常解决的是容性串扰，而感性串扰是通过空间磁力转移的，包地并不能解决感性串扰，所以包地并不能隔绝所有的串扰问题。寄生电容有一个通用的定义：寄生电容是存在于由绝缘体隔开的两个导电结构之间的虚拟电容（通常不需要的），是 PCB 布局中的一种效应，其中传播的信号表现得好像就是电容，但其实并不是真正的电容。

通过这种触点的方式进行导电从而充电也是一种好方法：高速数字信号产生的电磁干扰不仅会造成系统内部的严重互扰，降低系统的抗干扰能力，同时也会向外空间产生很强的电磁辐射，引起系统的电磁辐射发射严重超过EMC标准，使得产品不能通过EMC标准认证。多层PCB的板边辐射就是比较常见的电磁辐射源。

而NOR Flash是随机存储介质，支持按字节编程，可以在需要更改的位置直接写入数据，不需要整体擦除，因此具有较快的读取速度和较低的读取延迟。NAND Flash的容量较大，改写速度快，适用于大量数据的存储，因此在业界得到了广泛的应用，如数码相机、MP3随身听记忆卡、U盘等嵌入式产品中。而LPDDR4在命令/地址总线上使用2或4时钟架构，优化了x16、x32和x64配置，峰值带宽比DDR4快33%，在待机模式下的功耗降低至1/5，实现了性能、功耗、延迟和物理空间之间的完美平衡。【一分钟学懂-什么是GPU？

多个电容并联时，小容量的电容应更靠近芯片电源引脚，主要原因是为了优化电源去耦性能和滤波效果。：小容量电容（如0.1µF或0.01µF）的高频特性比大容量电容（如10µF或100µF）更好，具有较低的等效串联电感（ESL）和等效串联电阻（ESR），因此能够更有效地滤除高频噪声。将其放在靠近芯片电源引脚的位置，能够更好地抑制由于芯片切换电流引起的高频噪声。

以太网（Ethernet）接口电路主要由MAC控制器和物理层接口（Physical Layer，PHY）两大部分构成，目前常见的以太网接口芯片，如LXT971、RTL8019、RTL8201、、CS8900、DM9008 等一般32位处理器内部实际上已包含了以太网MAC控制，但并未提供物理层接口，因此，需外接一片物理层芯片以提供以太网的接入通道。网络通信路径常可总结为：网络数据–>RJ45接口–>网络变压器–>网络PHY芯片–>MAC–>CPU，如图1。

一般见于通信类电路PCB，主要一个无线通信产品上有的敏感器件、模拟、数字电路、DCDC电源电路，都需屏蔽隔离，是为了不影响其它电路，也有防止其它电路影响，EMC里的EMI与EMS优化。常见于主控功能模块和电源模块及Wifi模块之间的隔离。1.1.2 保护某器件或电路：另也有厂家PCB板预留屏蔽罩用途是预防某电路中的关键器件在生产测试或者运输过程中导致撞件损坏等原因。1.2 按方式分双件可拆卸分离：固定与盖子是分开的，便于研发、生产测试、维修单件不可拆卸：优势是成本低，劣势是测试、维修不便。