17.4版本的OrCAD中，Design Rules Check(DRC)的使用？

最新推荐文章于 2024-06-06 10:33:06 发布
最新推荐文章于 2024-06-06 10:33:06 发布
阅读量5.7k 收藏 19
点赞数 4
分类专栏： cadence 原理图 文章标签： 嵌入式硬件 硬件工程
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/ygf___/article/details/133648316
版权
本文介绍了如何在电路设计中选中并修改原理图的DesignRuleChecking(DRC)设置，具体步骤包括调整至指定状态后点击Run按钮执行检查。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

1、选中原理图的DRC

2、将里边的设置改为下图所示

点击Run即可！

【原理图专题】OrCAD Capture 设计规则（DRC）检查
一点硬件
04-18 2456
在原理图设计完成后，需要进行DRC检查，DRC检查能协助工程师快速检查原理图的物理、电气规则是否正确，能快速定位错误和原因。那么如何进行检查，都需要检查哪些项目，？一些最常见的错误都长什么样？
Cadence OrCAD Capture CIS使用Excel协助DRC检查网络名称低级错误的技巧图文教程
fydar的博客
01-13 1225
在进行原理图设计时，在给网络命名时偶尔会出现低级错误，比如多个空格或错别字母等，这些错误即使进行DRC检查也很难被发现。本文简单介绍使用Excel协助DRC检查网络名称低级错误的技巧。
Cadence17.4使用问题汇总
05-19
Cadence17.4使用问题汇总Cadence17.4使用问题汇总Cadence17.4使用问题汇总
Cadence17.2 ＞ OrCAD Capture CIS ＞ 设计规则检查（Design Rule Check）DRC学习记录详解
DL_62532的专栏
06-01 1万+
选中设计完成的DSN文件，选择Tool->Design Rule Check，弹出下面对话框，详解如下。 一、Design Rule Check对话框选项详解 Design Rules Options tab Set the scope, mode and type of design rule (electrical and / or physical) test options for the design rules check. 为
CADANCE17.4使用4——原理图DRC检查
wnanzou的博客
08-01 3956
选中根目录.DSN文件---PCB---Design Rules Check。PS：DRC检查时路径不能有中文。
OrCAD17.4原理图DRC各选项注释
m0_72065741的博客
06-06 2350
链接：https://pan.baidu.com/s/1bq59A-PoXHC0YNVdX9k-bQ?pwd=yqcg提取码：yqcg。
cadence SPB17.4 - orcad DRC检查的细节
谢绝(无视)留言与私信
06-02 1万+
昨天, 在更新原理图库元件到图纸.先修正CIS库, 再尝试手工摆放元器件.一部分元件是可以手工摆放的, 放置后, 改名为旧元件的位号. 然后删掉旧元件, 将新元件摆放到旧元件位置.但是有一部分元件由于原理图封装变了, 导致必须先更新cache, 才能手工继续放元件.发现更新cache后, 旧元件的角度变了, 导致旧元件引脚和电气连线断开了.但是这时进行DRC检查, 却检查不出任何错误.这可能和我画原理图时, 关掉了某些选项有关系.以前关掉hanging wires选项的原因: 即使原理图完全正确, 也会有
OrCAD Capture CIS 17.4 原理图绘制
qq_38960013的博客
11-28 4908
OrCAD Capture CIS 17.4 原理图绘制
cadence SPB17.4 - orcad - 层次原理图
谢绝(无视)留言与私信
05-11 1万+
cadence SPB17.4 - orcad - 层次原理图 前言 层次原理图的好处: 不用画一张大图(所有的电路都挤到一起，看不清，要来回局部缩放; 如果要将工程的一部分子电路给第三方做参考,也很方便,不用做脱敏处理), 在一张子图中将局部电路(或在顶层原理图中将子图模块之间的接口关系)看的很清楚，从顶层原理图到子图(或从子图回到顶层原理图)很方便。 层次原理图的子图间用接口连接，可以理清顶层总图和子图的电气接口连接关系。 如果需要迭代，当接口不变时，只需要改对应的子原理图就行。不用担心影响
对原理图进行Design Rules Check
pointer_lu的博客
02-25 8404
1、Design Rules Options项的设置2、Electrical Rules的设置红框为必选项蓝框如果不是层次图可不选绿框不要选，因为涉及到管脚命名的问题黄框根据需要选择3、输出结果Reporting Globals    电源...
CADENCE DRC错误代码
11-15
设计原理图时出现的常见的DRC错误及解决办法
Cadence OrCAD Capture 设计DRC检查与出图
fydar的博客
05-20 2151
原理图设计完成后硬件工程师还必须保证原理图正确无误，并将设计信息传导到layout工程师PCBA加工厂，以及测试调试工程师处。本文介绍原理图设计后，需要完成的工作。建议学习本文同时，配合实操练习进行，建议学习时间20分钟。
Cadence OrCAD使用小技巧
qq_37624854的博客
03-22 4278
Cadence是公司名，Allegro（俗称阿狸狗）是该公司旗下的EDA工具品牌，OrCAD是该公司收购公司的EDA工具品牌。OrCAD这个产品线是Cadence收购来的，Allegro才是嫡系。注意：dsn不能放在中文路径下。含有元件库管理之功能。
orCAD Capture DRC规则设置及检查和报错修改
tianpu2320959696的博客
12-16 4122
00000000000000
OrCAD原理图检查
啸风
04-20 6175
在DSN文件上点右键，选择“Part Manager”，在元器件管理窗口选中需要替换的元器件（可按Ctrl或Shift多选），点右键选择“Link Database Part”，在CIS库管理界面查找将要选用的元器件，如下图，然后在待选器件上点右键选择“Link Database Part”。准备将要比较的两个PCB设计文件，打开a.brd设计文件，点击tool->Design Compare…**技巧：**此处，可进行表格复制、粘贴等操作，即可以在Excel中进行增量填充，并直接粘贴进来。
Cadence Orcad Cpature DRC规则检查的使用方法
fydar的博客
02-19 5129
DRC是（Design rools check设计规则检查），在完成原理图的设计后，为了避免图纸出现一些肉眼不容易识别的错误，或者由于笔误造成的网表名称填写错误，在原理图初步设计完成后，一般需要进行DRC规则检查。本文简单介绍基于Capture软件，进行DRC规则检查的方法。
cadence SPB17.4 - DRC - error and warning
热门推荐
谢绝(无视)留言与私信
03-29 1万+
前言 画好一张层次原理图，DRC检查时，发现巨多错误和警告。 只是先画层次原理图，封装准备后续弄。所以除了封装报错，不应该有其他报错的。 ERROR(ORCAP-36002): Property "PCB Footprint" missing 尝试用排除法来修正除了封装报错之外的其他错误和警告 笔记 实验环境 SPB17.4 + DRC规则都打开(能勾选的手工DRC选项都打开了) 这个规则设置过一次就行，以后点击DRC菜单后，弹出DRC界面后，直接点击Run，检查的参数和上次都是一样的。
【Cadence 17.4电路设计与仿真笔记】02-元件库维护及原理图设计
鉴云的博客
09-03 4345
快捷键 W 开启/关闭电气特性连线
orcad17.4怎么进行DRC检查
最新发布
03-18
### 如何在OrCAD 17.4中执行DRC（设计规则检查） #### 设计规则检查概述 设计规则检查（Design Rule Check, DRC）是一种用于验证电路设计是否符合特定标准的过程。通过运行DRC，可以检测到诸如元件属性错误、连接不一致等问题。 #### 启动DRC工具 在OrCAD Capture环境中启动DRC可以通过菜单栏完成操作。具体方法如下：选择`Tools`菜单下的`Run Design Rule Check...`选项[^2]。这一步骤会打开DRC配置窗口，在此窗口中可以选择并定义所需的检查规则。 #### 配置DRC规则 进入DRC设置界面后，可以看到多个分类的规则选项卡，例如General、Netlist、ERC等。这些选项涵盖了电气规则、网络表一致性等多个方面。对于上述提到的非法字符问题，可以在Schematic Options中的Footprint Validation部分进行调整[^1]。确保在此处设定不允许使用的特殊字符，比如“Forward Slash (/)”被标记为非法字符。 #### 运行DRC并查看报告 当所有必要的规则都已正确配置完毕之后，点击OK按钮来开始执行实际的设计规则检查过程。一旦检查结束，系统将以对话框形式展示发现的所有违规项列表。如果存在像ERROR(ORCAP-36071)这样的错误，则需按照提示修正相应组件实例的数据——如将R5的PCB Footprint名称里的斜杠替换成为下划线或者连字符。 ```python # 示例Python脚本模拟自动更正功能 def fix_illegal_characters(component_name): illegal_chars = ['/', '\\', ':'] for char in illegal_chars: if char in component_name: component_name = component_name.replace(char, '_') return component_name component_instance_R5 = "SCHEMATIC1/ele_model_calculate" corrected_component_instance_R5 = fix_illegal_characters(component_instance_R5) print(corrected_component_instance_R5) ``` 以上代码片段展示了如何编程处理含有非法字符的字符串，虽然这是用Python实现的例子而非直接针对OrCAD的操作指南，但它可以帮助理解自动化批量修改的概念。
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值