- 博客(16)
- 收藏
- 关注
RSS订阅原创 CADANCE ALLEGRO Hilight的显示方式（实现和虚线）
首先Setup–>User preferences–>Display，然后勾选Display_nohilitefont，则代表以实线显示，反之则代表虚线显示。
2024-12-31 14:03:30
151
原创 OrCAD-复制的原理图元器件编号设置
勾选automatically reference placed parts 和 design level， 复制来的自动编号。不勾选automatically reference placed parts 和 design level，复制来的位号是？勾选preserve reference on copy，复制来的保留原有的位号。
2024-12-23 10:32:15
339
原创 CADANCE——画PCB的基本设置2 线宽线距规则设置
随意选择一个net，右键 create---differential pair----左下角Auto setup。温馨提示：对规则的修改必须在没有任何指令的状态下进行，如果无法修改，可以考虑回到页面DONE一下！在上面的框输入P/N，+/-等，再点击空白处，会自动出现识别到的差分对，点击创建即可。选择为一对差分的两个信号，右键 create---differential pair再点击创建即可。新建：点击某一个PCS，右键 create---physical pcs。过孔路径需要放在封装库路径里。
2024-10-24 17:00:25
838
原创 CADANCE——画PCB的基本设置1
打开PCB Editor，FILE---NEW，在弹出的对话框选择 package symbol---------画PCB封装。打开PCB Editor，FILE---NEW，在弹出的对话框选择 BOARD---------画PCB板。SET UP---design parameter---design（第二个选项）带wizard的是带向导的，可以快速画出PCB封装。3.设置孔显示，空心焊盘，显示原点，DRC标识大小。在红框的三个位置设置封装库所在位置。2.设置页面大小，单位。6.设置PCB封装库路径。
2024-10-24 16:05:19
513
原创 CADANCE17.4使用10——3D封装
set up---step package mapping,上面的2D，下面的3D。view---3D canvas,勾选自己想要展示的。制作.steb文件。三、设置3D封装库路径。
2023-08-02 00:04:07
498
1
原创 CADANCE17.4使用9——插件封装制作
外径Drill size+0.8。ADD---Flash 内径 Drill size+0.4。开始结束不做，中间Drill size+0.8。开始结束不做，只有中间选FLASH。焊盘尺寸再+0.4/0.6(三层都加)实物尺寸+0.3/0.5MM。（1）Thermal热风焊盘。（1）Anti反焊盘。
2023-08-01 23:58:24
213
1
原创 CADANCE17.4使用8——贴片封装制作
T 添加器件高度：set up---Areas---package Height,选place Bound Top，在MAX那里写。需要添加VALUE的值？在component value---silkscreen top，写#VAL？打开PCB软件，File---New---Package symbol,改单位，改精度4.Design layers 进行管脚补偿，长边可实际的1.5倍。阻焊和钢网换地方了，阻焊大0.15MM，钢网与焊盘等大。第一页上面选SMD pin,下面选形状。
2023-08-01 23:49:56
336
1
原创 CADANCE17.4使用7——PCB封装制作之焊盘
PCB utilties 17.4......下的Padstack Editor 17.4。Microvia 微孔 小于0.1MM。Drill offset 钻孔偏移量。Drill symbol 钻孔符号。Michael Hole机械孔。Second Drill背钻。Thru Pin 通孔。SMD Pin 表贴。
2023-08-01 23:41:24
544
1
原创 CADANCE17.4使用6——原理图导网表
orPads2K64.dll,使用Value即可，生成.acs 文件 (PADS)orprotel264.dll,使用Value即可，生成.NET文件 (AD)orTelesis614.dll,改为PCB Footprint，生成.NET 文件。（2）Create netlist，上面的框为OTHER。（3）Create netlist，上面的框为OTHER。（1）Create netlist，上面的框为OTHER。Create netlist，上面的框为PCB。
2023-08-01 23:26:36
2417
1
原创 CADANCE17.4使用5——原理图打印PDF和BOM输出
安装之后，输出的为capoutput.ps文件，打开方式Adobe A...插件下载：百度搜下载，将路径复制在这里（失败为红色，绿色是可以了）（1）File---Export---PDF（需要安装插件，打印出的图功能完整）(2)File---Print--=虚拟打印机（常用的打印PDF方式）有时候需要输出option。一、原理图打印PDF。
2023-08-01 00:56:55
1090
1
原创 CADANCE17.4使用4——原理图DRC检查
选中根目录.DSN文件---PCB---Design Rules Check。PS：DRC检查时路径不能有中文。
2023-08-01 00:47:18
3940
1
原创 CADANCE17.4使用3——添加BUS总线、原理图添加差分属性
传统的信号都是一根线一个地，差分信号在两根线都有传输，两个线振幅相等，相位相差180度，极性相反。创建差分方式：单击选中一页原理图，TOOL---Create Differential Pair，选中一对，create。命名规则：BUS[0:15]放置总线连接入口：PLACE---BUS ENTRY ／Ｅ。BUS总线命名：PLEACE---NET Alias。去掉无连接（X）：双击，去掉NO CONNECT。放置BUS总线：PLACE---BUS。BUS总线：相同电气属性的一组导线。
2023-07-23 23:00:05
1669
原创 CADANCE17.4使用2——创建自己的封装库、查找、电源地
打开目标封装的库，选中器件，右键COPY。打开自己的封装库，选中.olb右键PASTE。镜像：EDIT---MIRROR。对齐：EDIT---ALIGN。CTRL+F，打开FIND面板。三、原理图查找网络，器件等（区别16.6）电源标识常用：VCC/VCC_BAR。一、复制原理图封装到自己封装库。二、原理图镜像和对齐指令。
2023-07-23 22:29:56
581
原创 CADANCE17.4使用1——版本选择、自带封装库使用
路径：安装路径--Cadance--SPB_17.4--tools--capture--library。Orcad改模式 File--change product (未打开任何原理图情况下)原理图对应17.4版本为capture CIS 17.4。PCB对应17.4版本为PSB Editor17.4。capsym.olb有电源，地，输入输出。原理图Orcad Capture CIS。封装下载可以IC封装网（ICLIB）或者。
2023-07-18 23:55:18
1691
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人