【Cadence 17.4电路设计与仿真笔记】02-元件库维护及原理图设计

【说明】：本文内容包括：
参考资料：
1-Cadence OrCAD 原理图快捷键详解——廖光铖
2-Cadence Allegro 快捷键设置——吴川斌的博客
6-《Cadence Allegro 17.4电子设计速成实战宝典》——凡亿教育
7-cadence生成网络表时出现如下错误，解决办法（转）——hardware_hh

---

【Cadence 17.4电路设计与仿真笔记】系列文章架构
01-Cadence基础知识
02-元件库维护及原理图设计

---

1. OrCAD原理图器件库

1-最详细的Cadence OrCAD Capture自带元件库的介绍——廖光铖

---

2. OrCAD Capture原理图设计基础

                                              OrCAD Capture原理图编辑界面

                                                ;  ; 原理图编辑快捷键

快捷键	作用	备注
H	元器件左右翻转
V	元器件上下翻转
R	元器件逆时针旋转90°
W	开启/关闭电气特性连线	电气连接的方式有导线、总线、Alias、离页符
N	设置网络标号（Net Alias）
E	绘制总线分支
X	设置/取消电气ERC检查点	常用忽略未连接器件引脚的ERC检查
T	设置文本
P	弹出本地元件库放置操作面板“Place Part”
F4	绘制一段导线后，按下可实现重复操作	连线时+shift 绘制斜线
Ctrl+Z	取消上一步操作
Crtl+Y	重做上一步操作
选中元器件+Ctrl+拖动	快速复制
ESC	退出结束各种操作
J	.放置电气结点
B	.绘制总线
F or G	.放置电源或地标识
shift+L	.绘制辅助直线
Y	绘制可填充辅助直线
ctrl+F	弹出搜索对话框，检索位号、网络标号、器件字符、引脚号等

---

2.2 原理图设计中常见概念

• 层次原理图设计思想：自上而下：适合有一定沉淀，耦合性较弱的模块电路。自下而上：是从基础开始搭建系统的常见方法。
• 实体(Instances)与例化(Occurrences)：实体指的是某一具体的元器件，Occurrences就是其在同一个设计中不同的出现位置。
• [ ]

2.3 原理图DRC（设计规则检查）

3. OrCAD Capture实用技巧

（1）配置并导出BOM
工具栏快捷图标。
选中原理图 -> 菜单栏report -> BOM/CIS Bill of Materials -> Standard。

（2）批量修改
选中一张图纸或一个设计，菜单栏Tools –> Annotate –>

（2）设置连线的差分属性
从而在Layout阶段不用在创建。
菜单栏Tools –> Create Differential Pair –> 查找网络名，添加到属性。

---

4. OrCAD Capture基本操作

普通操作包括原理图设置（页面大小、栅格、标题框等）；元器件Symbol操作（布置、移动、旋转、复制、剪切、粘贴、删除）；电气连接操作（绘制导线、总线，放置电源、地、离页符等）。

（1）添加自定义元件库
place -> part（或快捷键P） -> 点击Libraries框的右上角add library按钮 -> 找到要加入元件库添加。

（2）取消默认打开工具环境
File -> Change product。

（3）原理图栅格显示设置
Options -> PreferencesGrid -> Display -> Grid spacing，栅格间距设置1 / 1 of pin to pin时最大。

（4）元器件对齐操作
Edit-> Align -> 选择左、右、顶端、居中、底部对齐，或者选择水平、垂直的分散等距布置。

（5）原理图封装属性的编辑
选择原理图.dsn根目录 -> 右键Edit Object Properties -> 编辑PCB Footprit属性栏，编辑封装名称。

（6）输出原理图网表
网表是原理图电气网络连接的数据文件形式。
选中工程，Tools -> Create Netlist -> PCB选项卡

1-cadence17.4主题切换【记录1】——幻梦业余
2-cadence 批量一次性修改title 页码标题等——jiangchao3392

1-——
1-——
1-——
1-——
1-——
1-——

---

5. Cadence OrCAD常见错误与提示

（1）QUESTION(ORCAP-1589): Net has two or more aliases - possible short?
原因：器件默认管脚命名（NET名称）与所连接网络的NET名称不一致导致的
措施：可忽略。或关闭Tools->Design Rules Check->Physical Rules->Check power ground short

（2）Part is out of date with respect to the design cache.use update cache to synchronize the part in the cache with the library，
原因：原理图库封装有更新，与当前设计缓存中不一致
措施：选择File -> 点.dsn文件"+" -> 点Design Cache文件夹"+" -> 找到报错Part -> 右键design -> Update cache。

（3）ERROR(ORCAP-36002): Property “PCB Footprint” missing from instance XXX
原因：原因器件封装缺失报错；
措施：

（3）Loading… C:\Users\dell\Desktop\AMS Board-V01\ams_brd\pstchip.dat
#34 WARNING(SPCODD-34): Expected ‘;’ character on line 252. Check the name and value syntax for invalid characters in the primitive definition before the line number.
xxx…
ERROR(SPCODD-47): Packaging cannot be completed because the file C:/Users/dell/Desktop/AMS Board-V01/ams_brd/pstchip.dat could not be loaded. xxx…
#53 ERROR(SPCODD-53): Packaging cannot be completed because packaging has encountered a null object ID. xxx…
#2 ERROR(ORCAP-36026): Unable to read logical netlist data.
原因：器件value的命名中包含不规范的符号；
措施：比如我这个工程中一个接口的value使用了上标点“ ’ ”，导致报错，修改掉即可。