Orcad Capture进行DRC检查出现 Net has two or more aliases

最新推荐文章于 2025-02-07 15:15:35 发布
原创 最新推荐文章于 2025-02-07 15:15:35 发布 · 6.7k 阅读 · 9 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#其他

本文介绍了在进行DRC检查时遇到的网络名称与标号不符警告问题，解释了原因，并提供了通过修改接地符号名（如GND）来消除此类警告的方法，确保原理图绘制的准确性。

在进行DRC检查时，出现很多如下警告：
图一
双击警告回到原理图，
图二
出现上述警告的原因时网络名称与标号不相同（aliase本身的意思时别名），但是这并不影响原理图的绘制，解决办法，可以将接地的符号命名为GND等操作

Cadence SPB17.4 - DRC - error and warning
tianpu2320959696的博客
11-18 5472
000000000000
Cadence OrCAD Capture 设计DRC检查与出图
fydar的博客
05-20 2571
原理图设计完成后硬件工程师还必须保证原理图正确无误，并将设计信息传导到layout工程师PCBA加工厂，以及测试调试工程师处。本文介绍原理图设计后，需要完成的工作。建议学习本文同时，配合实操练习进行，建议学习时间20分钟。
cadence - ORCAD - WARNING(ORCAP-1589): Net has two or more aliases that might lead to a short
谢绝(无视)留言与私信
09-22 4853
同学给了一个cadence 15.x的工程, 原理图打开有DRC警告, PCB工程SPB17.4打不开.先尝试将原理图的警告消掉.原理图上的封装警告不管了, PCB打不开, 也无法重新从PCB做封装库.自己尝试了一下, 没效果.去查资料, 找到一篇, 有用.根据这篇资料上说的, 将告警的管脚连接的元件的管脚属性都改为Passive, 关掉元件时, 选择更新所有. 再DRC, 这个警告(ORCAP-1589)就没了.
DRC错误解决办法
O1297232812的博客
10-16 557
一.WARNING(ORCAP-1589): Net has two or more aliases - possible short? 错误原因：一个网络有两个网络标号，可能造成短路！ 问题本质：原理图管脚型号的设定问题。POWER的管脚名称同时为NET名称 器件的电源引脚标号和电路中电源的网络标号不一样, 存在两个名称。 解决办法： (1)只要将名称改为一致就可以了。 (2)把POWER...
OrCAD原理图检查
啸风
04-20 8223
在DSN文件上点右键，选择“Part Manager”，在元器件管理窗口选中需要替换的元器件（可按Ctrl或Shift多选），点右键选择“Link Database Part”，在CIS库管理界面查找将要选用的元器件，如下图，然后在待选器件上点右键选择“Link Database Part”。准备将要比较的两个PCB设计文件，打开a.brd设计文件，点击tool->Design Compare…**技巧：**此处，可进行表格复制、粘贴等操作，即可以在Excel中进行增量填充，并直接粘贴进来。
Cadence OrCAD使用小技巧
qq_37624854的博客
03-22 4973
Cadence是公司名，Allegro（俗称阿狸狗）是该公司旗下的EDA工具品牌，OrCAD是该公司收购公司的EDA工具品牌。OrCAD这个产品线是Cadence收购来的，Allegro才是嫡系。注意：dsn不能放在中文路径下。含有元件库管理之功能。
cadence SPB17.4 - WARNING(ORCAP-1589): Net has two or more aliases that might lead to a short
谢绝(无视)留言与私信
07-26 1959
有2个插座，相同的线序，方便手拉手接线。但是DRC检查有警告我就是要这么用，咋能不警告呢？开始我只是在每个插座加的网络标号，后来连在一起(让网络标号数量少一点)，也不行。看告警提示，不要勾选“Report all net names”试试， 好使。
WARNING(ORCAP-1589): Net has two or more aliases - possible short?
qq_37624854的博客
02-07 1961
把POWER属性改为passive。管脚名称不可以相同，可以从1开始排列，比如GND1,GND2...这是orcad软件设定问题，推荐这种解决方法。Edit part，选择引脚，修改网络名6个VIN为VIN1~6并更改属性为Passive，如下图，drc检查通过。（1）只要将管脚名和网络名搞成一致就可以了。改其中一个就会引起其他问题，但是管脚名称可以相同，看起来整洁。POWER的管脚名称同时为NET名称（ORCAD自己的设计规则）一个网络有两个网络名称。
QUESTION(ORCAP-1589): Net has two or more aliases - possible short? GND_POWER Alternate Name: GND_SIGNAL
最新发布
08-01
当出现“ORCAP-1589 Net has two or more aliases - possible short GND_POWER and GND_SIGNAL”这类警告时，意味着同一个网络被分配了多个别名，这可能导致电源地（GND_POWER）和信号地（GND_SIGNAL）之间的短路...
Cadence OrCAD Capture CIS使用Excel协助DRC检查网络名称低级错误的技巧图文教程
fydar的博客
01-13 1410
在进行原理图设计时，在给网络命名时偶尔会出现低级错误，比如多个空格或错别字母等，这些错误即使进行DRC检查也很难被发现。本文简单介绍使用Excel协助DRC检查网络名称低级错误的技巧。
OrCAD Capture 小工具：替换net、offpage、port
03-27
OrCAD Capture 小工具，可提升设计效率
orcad capture学习笔记---3.DRC规则设置及检查
热门推荐
wsq_666的博客
07-02 2万+
1.确定版本 我用的cadence的版本是16.6，想要查看自己的orcad capture版本可以对桌面图标，“右键→属性”进行查看。 2.进入DRC设置界面 如下图，依次选中“dsn→Tools→Design Rules Check” 然后会跳出来一个提示框，点击Yes即可 3.进行DRC规则设置 上面第二步结束之后，就进入到了DRC规则设置界面，主要有四个类别进行设置。如下图，分别是Design Rules Options、Electrriacl Rulesa、Rhysical Rules、ER
WARNING(ORCAP-1589): Net has two or more aliase...
weixin_33883178的博客
09-02 8612
2019独角兽企业重金招聘Python工程师标准>>> ...
ORCAD报错ORCAP-1589
kawaqiqi的博客
08-06 1万+
DRC错误解决办法 一.WARNING(ORCAP-1589): Net has two or more aliases - possible short? 错误原因：一个网络有两个网络标号，可能造成短路！ 问题本质：原理图管脚型号的设定问题。POWER的管脚名称同时为NET名称 器件的电源引脚标号和电路中电源的网络标号不一样, 存在两个名称。 解决办法： （1）只要将管脚名和网络名搞成一致就可以了。改其中一个就会引起其他问题，但是管教名称可以相同，看起来整洁。 （2）把POWER属性改为p
cadence SPB17.4 - DRC - error and warning
谢绝(无视)留言与私信
03-29 1万+
前言 画好一张层次原理图，DRC检查时，发现巨多错误和警告。 只是先画层次原理图，封装准备后续弄。所以除了封装报错，不应该有其他报错的。 ERROR(ORCAP-36002): Property "PCB Footprint" missing 尝试用排除法来修正除了封装报错之外的其他错误和警告 笔记 实验环境 SPB17.4 + DRC规则都打开(能勾选的手工DRC选项都打开了) 这个规则设置过一次就行，以后点击DRC菜单后，弹出DRC界面后，直接点击Run，检查的参数和上次都是一样的。
Android Studio4.0 运行项目后不自启
魏鹏同学
09-09 675
检查Lanunch是否为：Default Activity
two or more data types in declaration of
sinat_41619762的博客
08-20 1070
代码 ... struct Div { int operator ()(int i, int j) const { return i / j; } } auto binops = std::map<std::string, std::function<int(int, int)>> ... 错误 error: two or more data types in declaration of ‘binops’ auto binops = std::map<std::strin
【Cadence 17.4电路设计与仿真笔记】02-元件库维护及原理图设计
鉴云的博客
09-03 4729
快捷键 W 开启/关闭电气特性连线
orcad capture如何进行DRC检查
12-28
### 如何在OrCAD Capture中执行DRC（设计规则检查） #### DRC检查的重要性 为了确保原理图满足基本的设计规则并减少潜在错误，在导出网表之前必须先进行DRC检查。这有助于提高电路板的成功率和可靠性。 #### 执行...
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值