ZYNQ PS工程选择 hw_platform0（解决SDK新生成的 hw_platform1）

最新推荐文章于 2024-02-26 22:22:28 发布
最新推荐文章于 2024-02-26 22:22:28 发布
阅读量6.4k 收藏 31
点赞数 6
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/tech06/article/details/106153476
本文介绍了解决ZYNQPL工程中，因硬件描述文件更新导致的hw_platform版本不匹配问题。通过删除旧工程并重新启动SDK，可以确保工程使用最新的硬件描述文件。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

ZYNQ PL工程更改后 Launch SDK 可能会产生新的 hw_platform，如 hw_platform1，最新的硬件描述文件 hdf 在 hw_platform1 里，而以前创建的工程 Hardware Specification 为 hw_platform0，无法改为 hw_platform1。

解决办法：Launch SDK 后删除 system_wrapper_hw_platform_0 和 system_wrapper_hw_platform_1 工程，删除时勾选 Delete project contents on disk (cannot be undone)，然后重新 Launch SDK 即可。

ZYNQ开发系列——hw_platform包和BSP包中的一些理解
gzy0506的博客
04-10 9309
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 ZYNQ开发系列——hw_platform包和BSP包中的一些理解前言hw_platformBSP包 前言 前面我们完成了PS输出helloworld、PS与PL交互、MIO,EMIO,AXI GPIO的控制、以及PS中断的一些功能，前面的章节不去扣细枝末节，只求快速实现功能，算是一种偷跑吧，尽管一般说来，我们只要能会用即可，因为那些代码也很简单也比较独立，只要需要这些功能的时候把相关代码复制过去就可以了。但毕竟还是比较浅表的东西，有时.
ZYNQ petalinux系统使用axi_bram进行PL与PS数据交互
wangjie36的博客
06-05 2952
可以用BRAM，在PS和PL之间进行数据的交换。C, 最终sys_mmap调用底层驱动的mmap接口,并且内核将第2步创建这个对象的首地址传递给底层驱动的mmap接口,将来底层驱动的mmap接口可以通过这个对象的指针来获取到用户空闲虚拟内存的属性 (PROT_READ|PROT_WRITE,起始地址,大小,偏移量等等)本质：与其说是将一个文件映射到用户的虚拟地址上不如说是将这个文件对应的硬件的物理地址，映射用户的虚拟地址上,将来用户访问这个用户虚拟地址就是在访问对应的外设的物理地址。
【Xilinx sdk】sdk中hw_platform自动增加的问题
liuchj的博客
02-26 1611
在 Vivado 中生成并导出硬件描述后，复制工程或工程更改有时候会在 .sdk 文件夹下产生新的 hw_platform，例如原来的是 hw_platform_0，现在又产生了一个 hw_platform_1，hw_platform_2等。（1）关闭 Xilinx SDK 的情况下，备份 sdk 文件夹中的源文件，清空整个 sdk 文件夹，重新 launch sdk，再将源文件复制到工程目录下；Xilinx employee 给出的答案，并不能更改 BSP 的 Hardware Platform。
解决ZYNQ 每次在增加了IP核后会再生成一个hw_platform_1
瘦子
12-29 3237
有两个方法：1.如果不要原来的SDK工程了，就可以把原工程的SDK文件夹删除，重新加载SDK即可；这样就就会生成新的SDK工程。 2.如果还想保留原来的工程，就把原来生成的hw_platform文件删除，重新加载SDK即可，这样就会只更新hw_platform，不改变原来的工程。 ...
记一次ZYNQ板卡无法启动问题的调试过程
Oh_my_God_L_C的博客
10-12 4706
zynq板卡ps程序启动过程调试参考
zynq系列之-----zynq平台的简易工程搭建
HHH的博客
12-18 2485
本文主要讲述 zynq平台的简单工程搭建，从pl端到ps端的工程。 这个工程要搭建一个ps端的iic接口，pl端个led灯接口。 使用的软件：vivado 2018.3. pl端： 由于使用到了zynq，所以在pl端必须使用原理图模式搭建工程。 1、所以在自己的工程中，"Create Block Design" 创建自己的zynq 2、在界面中添加 3、选择主时钟 4、选择bank电压，这个要和自己的原理图对应 5,选择iic和串口，串口是用于打印的。 6、选择ddr的配
03-ZYNQ学习（启动篇）之程序的固化
热门推荐
风雨无阻
05-22 2万+
上一节我们只使用ZYNQ的PL端资源，单独控制PL端的LED实现流水灯：https://blog.youkuaiyun.com/fengyuwuzu0519/article/details/54923413。但是掉电后程序会丢失，那么如何固化代码到FLASH呢？就是本节的目的了。 一、ZYNQ的启动流程         ZYNQ7000 SOC 芯片可以从 FLASH 启动，也可以从 SD 卡里启动， 本...
ZYNQ "HELLO,WORLD!"背后的故事
473687880
10-15 502
转载来自http://blog.chinaaet.com/detail/30143.html 之前看到一篇比较好的博文，转载了。 我等电子爱好者拿到一块开发板当然首先就是让他输出HELLO,WORLD的啦。ZYNQ作为XILINX推出的最新的ALL PROGRAMME平台自然也无法逃离此等“厄运”。 让ZYNQ输出"HELLO,WORLD"非常简单，ZEDBOARD...
记录 vivado bsp无法更新问题
liuxiang5119的博客
12-08 1379
top_hw_platform_0 文件中hdf文件路径不对，需要重新设置 右键选择 change hardware platform specification
48_ZYNQ7020开发板SDK_逻辑ARM_PS_LED/GPIO输入输出
weixin_39193953的博客
10-14 1516
本章介绍PS端的MIO操作，MIO是基础的外设IO，可以连接诸如SPI,I2C,UART,GPIO等，通过Vivado软件设置，软件可以将PS端信号通过MIO导出，同样可以将信号通过EMIO连接到PL端的引脚上。 因为需要控制PS端的MIO，所以需要将GPIO MIO打开，需要配置。 MIO共有两个BANK，BANK0有有16个引脚，BANK1为38个引脚，共计54个引脚 7020开发板BANK介绍，分别连接PS端54脚和PL端64脚 BANK0控制32个信号，BANK1控制22个信号总共MIO有54个
49_ZYNQ7020开发板SDK_逻辑ARM_PS_LED/EMIO输入输出
weixin_39193953的博客
10-15 930
本节介绍EMIO控制PL端LED灯的亮灭，同时介绍利用EMIO连接PL端按键控制PL端的LED灯。 一、前言 前面介绍了PS端MIO的结构如下，从图中可知BANK0和BANK1的MIO有54个。BANK2和BANK3的EMIO有64个，本节采用EMIO控制PL端LED。 LED与KEY的PL端原理图 二、Vivado工程建立 1.以ps_hello工程为基础，另存一个名为ps_emio工程，打开ZYNQ配置，把GPIO EMIO勾选上。 2.在MIO配置中选择EMIO的位宽为5位，因为PL端的LED有
ZYNQ PS动态配置PL动态加载
jingjiankai5228的博客
09-17 6863
ZYNQ 在线加载
ZYNQ程序固化
wkk的博客
01-22 3308
ZYNQ Soc的启动和配置过程中，既需要PS的配置信息，又需要PL的配置信息。ZYNQ系列是没有办法只固化PL的程序的(NorFlash、SD卡等是连接在PS端的)。PS 支持多种片外非易失性存储器（Quad SPI Flash，NAND Flash，NOR Flash 或 SD 卡）。ZYNQ SoC 的启动由片上的BootROM开始。片上 BootROM 是 ZYNQ 芯片上的一块非易失性存储器， 它包含了 ZYNQ 所支持的配置器件的驱动，里面的代码是不可修改的。
[Xilinx ZYNQ] #3 ZYNQ 工程开发流程 (Vivado)
Zenor_one的博客
07-01 2152
ZYNQ 工程开发流程 (1). 在 Vivado 上新建工程，增加一个嵌入式的源文件。 (2). 在 Vivado 里添加和配置 PS 和 PL 部分基本的外设，或需要添加自定义的外设。 (3). 在 Vivado 里生成顶层 HDL 文件，并添加约束文件。再编译生成比特流文件 system.bit。 (4). 导出到 SDK 软件开发环境，在 SDK 环境里可以编写一些调试软件验证硬件和软件...
ZYNQ学习之路18.创建基于Linux系统的SDSoC平台
亦梦云烟的博客
03-31 527
在第三节中，我们成功创建了ZYNQ裸机下的SDSoC平台文件，但在实际使用中，要求使用Linux操作系统。本节介绍如何创建基于Linux系统的硬件平台。 一、创建Linux启动文件 使用PetaLinux创建Linux启动文件，在PetaLinux学习02-创建PetaLinux工程.note中有详细的介绍。本节只做操作流程介绍。 1.1 使用PetaLinux创建Linux启动文件 首先确保使用vivado创建的工程功能完整正常，导出HDF文件，在PetaLinux环境中操作： $ petal
zedboard第二课（BlockDesign,SDK，BOOT.BIN）
Huskar_Liu的博客
04-16 836
BoardDesign时，MakeExternal命令，相当于一次实现了两个关联的命令，CreatePort和MakeConnect。 如果使用了AXI总线，那么必须在AddressEditor中，对每个Endpoint进行地址关联。右键选择AssignAddress即可。 注意：VIVADO里面，很多命令只能通过右键进行访问，而不能从主菜单中进行访问。 Export Hardware是必须的，不...
Android SDK目录下各个文件夹的作用
记录与收集
09-05 1万+
add-ones：里面保存着一些附加的库，也就是第三方公司为Android平台开发的附加功能系统。(一开始此包为空) build-tools：构建项目时用到的工具。当创建Android项目的时候会用到这个包。在创建项目的时候如果没有此包会报错。这里还包括一些编译工具，总之这个包不能少。 extras：该文件下存放了Google提供的USB驱动，Intel提供的硬件加速附件工具包。 platf
【xilinx SDK教程】第2篇：超实用的xilinx SDK使用技巧合集
黑猫奥利奥的博客
07-04 7586
1 前言 声明 本文依据个人工作经验整理而成，如有错误请留言。 文章为个人辛苦整理，付费内容，禁止私自转载。 文章专栏：《黑猫的FPGA知识合集》 主要内容 1、SDK terminal不见了怎么办 2、SDK显示行号、背景色设置、字体大小调节 3、system.mss被关闭了如何打开 4、xilinx SDK中：找不到include xgpio.h 5、如何设置保存代码自动编译 6、lanch SDK的时候，总是会生成新的hw_platform1问题解决 7、SDK中如何链接库 8、SDK如何设置编译的.
ZYNQ7020 FPGA 如何生成从Flash和SD卡启动的镜像文件
a9062985的博客
06-10 1339
创建BOOT.bin 工具vivado 2017.4 1创建工程。包括创建工程，编写程序，添加约束。 2创建一个BD文件。单击 Create Block Design，命名为 system 之后单击 OK。
zynq ps pcie
最新发布
02-18
### Zynq PS PCIe Configuration and Driver Setup For configuring the Zynq Processing System (PS) with Peripheral Component Interconnect Express (PCIe), one can utilize Petalinux tools to set up hardware descriptions effectively. The command `petalinux-config --get-hw-description` allows specifying a directory containing an XSA file, which describes the hardware platform including any integrated peripherals like PCIe[^1]. To configure specific settings related to PCIe within the PetaLinux project, modifications might be necessary in files such as those found under directories similar to `sdk/project/cfg/`. For instance, board-specific configurations could reside in makefiles or other configuration scripts that define how different components interact with each other on startup[^2]. When setting up drivers for PCIe functionality, it is important to ensure compatibility between the device tree blob used by Linux running on ARM cores inside Zynq devices and actual hardware connections present on custom boards. This involves editing `.dtsi` files associated with your design to include nodes describing PCI host bridges along with their properties. Here’s an example of what adding support for a generic PCI controller looks like in DTSI format: ```dts pcie@ff980000 { compatible = "xlnx,zynqmp-pcie"; reg = <0xff980000 0x1000>; interrupts = <GIC_SPI 73 IRQ_TYPE_LEVEL_HIGH>; }; ``` This snippet defines a node representing a PCI express root complex located at address `0xff980000`, using interrupt line number `73`. Additionally, ensuring proper kernel modules are loaded during boot time may require adjustments to the build system's configuration through menuconfig interfaces provided by PetaLinux Tools. Options relevant to enabling PCIe subsystems should be enabled here so they compile into final images correctly. --related questions-- 1. How does one modify the device tree source (.dts/.dtsi) files specifically for integrating new PCIe endpoints? 2. What steps need to be taken when debugging issues encountered while bringing up PCIe links on Zynq platforms? 3. Can you provide guidance on writing custom initialization routines for handling special cases involving PCIe hotplug events? 4. In terms of performance optimization, what parameters can significantly impact throughput over PCIe buses connected to Zynq SoCs?
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

tech06

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值