XGMII2AXIS

已于 2024-12-10 13:44:22 修改
阅读量478 收藏
点赞数 13
CC 4.0 BY-SA版权
分类专栏： FPGA接口实现 文章标签： fpga开发 fpga
于 2024-12-10 13:27:34 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/shijiezhiguang/article/details/144369045

目录

一、问题描述

项目中遇到万兆以太网的使用，想将xgmii转成axis使用，目前思路就两种，一种是计数器，一种是状态机，于是用三段式状态机编写代码，并编写tb用于逻辑验证。

二、XGMII2AXIS仿真结果

需要考虑的也就是tkeep信号，只要对齐数据位就行了，AXIS2XGMII也是一样，这里不在展示。
在这里插入图片描述

备注

仅用于记录日常学习，侵权必究

FPGA基于10G Ethernet PCS/PMA的10G UDP网络通信，XGMII接口64bit，提供2套工程源码和技术支持
qq_41667729的博客
05-31 3364
FPGA基于10G Ethernet PCS/PMA的10G UDP网络通信，XGMII接口64bit，提供2套工程源码和技术支持
10G_ethernet学习记录（2）: MAC层编写
m0_46900880的博客
12-11 2548
进行MAC层编写。
10GUDP协议栈 MAC层设计-（2）MAC RX模块
sqzjiayou的博客
04-29 1075
MAC RX模块主要的难点就在于数据KEEP信号的处理以及相应的64bit的 CRC-32模块的实现。KEEP信号要考虑到开始、结束字符的位置，因此需要处理多种情况。而CEC模块的那点主要在于对于多Bytw数据，一次输入的数据可能不是全部有效的，所以也是需要考虑多种情况。
10G_ethernet学习记录（8）: UDP_stack搭建
m0_46900880的博客
12-21 312
在前面的基础上，将mac，数据两通道仲裁，arp，ip，icmp，udp等模块搭建完毕。进行组帧处理，预留的axi_user中包含了分片用于巨帧的处理。目前完成的版本是普通数据长度。巨帧协议栈版本需要等到后续与udp层一起修改。
基于10G EthernetPCS/PMA搭建MAC层只MAC_RX编写与仿真验证
qq_54123508的博客
06-26 618
基于10G EthernetPCS/PMA搭建MAC层只MAC_RX编写
八、基于FPGA的以太网协议介绍（二）
weixin_41838250的博客
03-12 4515
在上一文中介绍了以太网的各层协议；链接：https://blog.youkuaiyun.com/weixin_41838250/article/details/114686428?spm=1001.2014.3001.5502 本文主要介绍一下我项目中使用的10G-BASE-R和MAC层的具体应用；因为项目需求，直接组装了MAC数据报；然后传输。 1.10G-BASE-R 1.1 内部结构： 设计使用了Xilinx的 ten_gig_eth_pcs_pma_0 IP实现10G-BASE-R; 用户接口..
10GUDP协议栈 MAC层设计-（3）CRC Process 模块
sqzjiayou的博客
05-04 558
CRC Process模块比较简单，就是实现丢掉CRC错误帧的功能。
最近一段时间的关于FPGA的工作总结
fengxu7的专栏
11-21 2739
1、生成MAC的IP核产生，让其自动添加crc32的时候，我将IP核的相关参数设置好，输入原始数据tx_axis_tdata，tx_axis_tvalid，tx_axis_tlast，tx_axis_tkeep;之后，一直都生成不了CRC32，就是连IP核自身都不工作，之后使用modelsim仿真（之前都没用过，趁此也稍微学习了一下），也还是一样的效果。（现在认为modelsim要编译有点麻烦，可
10GUDP协议栈 MAC层设计-（4）MAC TX模块
sqzjiayou的博客
05-04 748
MAC TX模块就是要将IP层传输过来的数据封装前导码、MAC地址、帧类型以及进行CRC校验，并与CRC值一块组成以太网帧。
fpga 10g以太网
04-23
- Intel Stratix 10（如1SG280HU2F50E2VGS2） - 需包含至少16对$28Gbps$高速收发器（GTY/GTM） 2. **PHY芯片选择**： - 推荐使用Marvell 88X3120（支持10G/25G） - 或采用FPGA直接连接SFP+光模块（需集成PCS...
应用代码解释
weixin_46151178的博客
07-25 48
本文介绍了基于Aurora协议的光纤通信系统数据流处理流程，主要包含发送和接收两个方向。发送路径从UART输入开始，经aurora_top模块进行8B/10B编码后通过光纤传输；接收路径则反向处理光纤数据并输出至UART。关键处理环节包括时钟域同步、FIFO缓冲控制（含写入计数和状态机读取）、AXI Stream封装等，涉及uart_fiber_top.v、aurora_top.v和aurora_ctrl_mod.v三个主要模块的协同工作。文中详细标注了各功能在源代码中的具体行号位置（如FIFO写入控制位于
[NLP]UPF+RTL联合仿真的VCS命令及UPF-aware 波形工具的使用
元直的博客
07-25 434
摘要：本文介绍了UPF+RTL联合仿真的VCS命令实现方法及UPF-aware波形工具的使用技巧。重点包括：1) Testbench中低功耗控制信号(pwr_sw_ctrl/iso_ctrl/ret_ctrl)的驱动方法，模拟"上电-断电-唤醒"场景；2) UPF-aware波形工具(Verdi)的特殊功能：显示电源域状态、高亮隔离/保持行为、电源控制信号专用面板；3) 典型VCS仿真命令示例，包含UPF文件加载、波形生成等关键参数。通过联合仿真和波形分析，可直观验证芯片低功耗设计的正确
[NLP]多电源域设计的仿真验证方法
元直的博客
07-25 569
本文介绍了多电源域设计的仿真验证方法。首先给出了包含两个电源域PD1和PD2的Testbench示例，包含5种典型低功耗场景：单域掉电/唤醒、全芯片掉电/恢复等。其次详细说明了在Verdi中正确显示电源域状态的操作步骤，包括加载UPF文件、使用PowerAware模式等。最后解释了VCS参数-debug_access+all的作用，该参数可确保生成包含所有低功耗相关调试信息的波形文件，是进行低功耗验证的必要条件。这些方法共同构成了完整的低功耗设计验证流程。
FPGA Verilog 入门语法指南
weixin_46151178的博客
07-25 124
Verilog HDL入门语法速查指南 本文提供Verilog硬件描述语言的快速入门参考，对比C语言与Verilog的异同点，详细讲解Verilog核心语法要素。主要内容包括： 语法结构对比 与C语言相似的if-else、case等控制结构 特有的module/endmodule模块封装语法 阻塞(=)与非阻塞(<=)赋值的区别 关键语法要素 端口声明(input/output/inout) wire/reg数据类型特点 时序逻辑always块与组合逻辑assign语句 位拼接({})等硬件特有运算符
给 Zynq FPGA 插上树莓派摄像头的翅膀
OpenFPGA的博客
07-28 433
验证了 ENABLE 信号可以与 Zybo-Z7 的 3.3V 信号配合使用。在FPGA做图像处理时，选择一款便宜、好用的摄像头很难，主要是这个圈子太小了，配件没办法通过销量将成本均摊下来，今天就介绍一个将树莓派摄像头与 Zynq FPGA “联姻” 的创意项目。MIPI 信号解析：在 Zynq 的 PL（可编程逻辑）部分编写 Verilog 代码，实现 MIPI - CSI - 2 协议的解析。成本优势：相比专用的 FPGA 摄像头模块（动辄数百元），树莓派摄像头仅需几十元，大幅降低了开发门槛。
京微齐力系列FPGA---- Debugware IP核使用教程！！！
weixin_49780322的博客
07-29 191
设置完成之后，选择 Finish，完成 Debugware IP 核的配置；②处设置抓取信号深度，默认选择 512，也可自定义配置，推荐 1024，沿自定义，Arithm：支持数字信号触发，可设置 0 或 1，用户自定义。图代码，例化到自己需要抓取的代码中，trig_out_0:此信号方向输。③处为开始信号，点击 3 处，信号波形触发后显示在 wave 界面，3。径，默认即可，④是语言和器件型号确认，确认无误，点击 NETX 进。名称，一般保持默认即可，也可自定义修改，③是 IP 当前源文件路。
波形发生器AWG的FPGA设计方案及代码
最新发布
whm128的博客
07-29 32
摘要：本文介绍了一种基于FPGA和STM32的智能波形发生器设计方案。系统采用模块化架构，FPGA负责波形生成核心功能，包括DDS模块、RAM存储和串口通信；STM32作为控制核心处理用户交互；串口屏和上位机提供可视化操作界面。系统支持四种标准波形输出和自定义波形写入，通过串口协议实现数据传输和控制。FPGA使用双口RAM存储波形数据，采用125MHz时钟驱动DAC输出；STM32通过串口与FPGA及人机界面通信；上位机程序采用PyQt5开发，支持波形文件导入和校验。该系统解决了传统信号发生器灵活性不足的问
20250726让荣品的PRO-RK3566开发板使用TF卡启动
南岭笑笑生之家
07-26 248
为升级荣品PRO-RK3566开发板的FPGA程序，制作了TF卡启动卡以避免电量计导致的自动关机问题。使用SDK自带的SDDiskTool_v1.76工具写入系统镜像，建议先用SDCardFormatter格式化TF卡。制作完成后会出现无法打开的Linux分区（如ext4/swap格式），在Windows系统下无法识别属正常现象。该启动卡可引导系统进入Buildroot/Linux环境而非关机状态。
preloader
自由软件的天堂
07-29 506
ac82757发READY，主机发a00a5005 ，ac82757发5ff5affa。获取到BL_VER preloader mode，命令回显brom mode，brom mode会获取ME ID、SOC ID。/dev/ttyACM0发送FASTBOOT，preloader判断g_boot_mode == FASTBOOT。adb reboot recovery，preloader判断g_boot_reason == BR_RTC。根据3秒内GPIO管脚跳变次数来决定模式。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

徕卡

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值