- 博客(13)
- 收藏
- 关注
RSS订阅原创 pcie学习记录(1)：基于xdma的工程搭建
我说实话在这里卡了很久，哪怕是最简单的bram的测试。后面我用了ALINX手册中的开发环境，重新装了一个vivado2017.4，就可以了！后面我又生成了一个xdma的例程（因为一直在进行bd设计，所以没有考虑这个步骤，属实是粗心了）。1，bram_bar：与xdma的bar_axi_lite接口相连接，用于测试bar空间的使用。1，bram：与xdma的bar_axi_lite接口相连接，用于测试bar空间的使用。然后就瞬间懂了，加了一个时序约束，终于在我的vivado2020.2上测试成功了！
2025-01-07 17:17:05
1436
2
原创 10G_ethernet学习记录（9）: 上板验证
在经过接近一个月的从头编写与调试（调了四天），终于实现了与上位机的交互。一共编写了两个测试工程，与。简单介绍下各自实现的功能。
2024-12-21 15:57:17
2194
原创 10G_ethernet学习记录（8）: UDP_stack搭建
在前面的基础上，将mac，数据两通道仲裁，arp，ip，icmp，udp等模块搭建完毕。进行组帧处理，预留的axi_user中包含了分片用于巨帧的处理。目前完成的版本是普通数据长度。巨帧协议栈版本需要等到后续与udp层一起修改。
2024-12-21 14:47:37
261
原创 10G_ethernet学习记录（6）:arbiter仲裁模块
因为以太协议的传输可以看做下图：在接受数据时，我们根据报文中携带的信息，可以轻松的在对应模块进行报文的解析与数据提取。但是在发送的时候，比如ICMP，与UDP层。它们两都需要将发送报文传递给IP_TX进行ip层的组装，但是如果同时发送两个模块的报文，那么必然会引起冲突，造成数据的丢失，所以构建了一个2输入1输出的模块，进行报文优先级的选择实现报文的完整传输。因为在实际运用中，icmp相对于udp，使用量偏少；arp相对于ip，使用量偏少。故在同一层当中，（这里的弯弯需要绕一下，思考一波）。
2024-12-16 20:47:28
555
原创 10G_ethernet学习记录（3）: IP层编写
占 4 位，ipv4（0100），ipv6（0110）；占 4 位；表示一共有多少个32bit（4字节），无可选字段时固定为5；:占 8 位,用来获得更好的服务,在旧标准中叫做服务类型,但实际上一直未被使用过 1998 年这个字段改名为区分服务.只有在使用区分服务(DiffServ)时,这个字段才起作用.一般的情况下都不使用这个字段；设置为0；:占 16 位，单位为字节,因此数据报的最大长度为 65535字节总长度必须不超过最大传送单元 MTU（最大传输负载）。（IP首部）
2024-12-15 16:44:38
1031
1
原创 10G_ethernet学习记录（4）: ARP层编写
ARP 帧类型为两字节 0806；指链路层网络类型， 1 为以太网；指要转换的地址类型，采用 0x0800 IP 类型，之后的硬件地址长度和协议地址长度分别对应 6 和 4；字段中 1 表示 ARP 请求， 2 表示 ARP 应答例如：表示向 192.168.0.3 地址发送 ARP 请求。表示向 192.168.0.2 地址发送 ARP 应答。
2024-12-15 14:49:20
1083
原创 10G_ethernet学习记录（0）:基础知识
在实现万兆以太网之前，已经实现了千兆以太网。现在回顾一下以太网的协议规范，为后续开发做准备。万兆以太网与千兆以太网使用相同的协议，知识万兆以太网使用GT高速接口，基于64/66编码实现。首先需要进行高速接口的学习与开发。
2024-12-10 22:13:09
962
原创 64b_66b_xcku60_GTH学习记录
因为gearbox64b/66b变速箱的输入带宽为66b(多了两个bit做数据包和控制包区分)，输出带宽为64b，每次会少发两个bit，经过32个周期，会累积少发64个，刚好是一整个数据，这时外部序列计数器会使得外部发送数据暂停一个周期，将前面累积的64bit数据发送出去，这样不会造成数据丢失，且gearbox两端的整体带宽匹配。我是实现64B/66B，有4种组合，根据Sync，Async，以及CAUI来区分。在8b/10b开发中会使用。一般常用的: 接受，发送的极性控制，发送端的摆幅，预加重，后加重。
2024-12-10 20:36:49
1119
原创 10G_ethernet学习记录（1）:10G Ethernet PCS/PMA ip的使用
参考资料：pg068：10G Ethernet PCS/PMA v6.0开发平台：vivado2020.2开发板卡：axck060（黑金板卡）FPGA芯片：xcku060ffva_1156_2_i。
2024-11-27 22:13:17
3765
5
原创 SRIO 学习记录
参考资料：pg007Serial RapidIO Gen2 Endpoint v4.1开发平台：vivado2020.2开发板卡：axck060（黑金板卡）FPGA芯片：xcku060ffva_1156_2_i。
2024-11-26 17:01:18
1418
2
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人