（八) 基于cadence 617 简单差分电路仿真

已于 2023-04-22 22:16:53 修改
阅读量6.3k 收藏 63
点赞数 14
分类专栏： cadence 直流分析 文章标签： c语言 css 开发语言
于 2023-04-18 14:45:50 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/qq_45121415/article/details/130127884
版权

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档

文章目录

前言

提示：以下是本篇文章正文内容，下面案例可供参考

1. 电路原理图

在这里插入图片描述

2. 仿真设计

在这里插入图片描述
设置PIN端Vin1,Vin2为变量
在这里插入图片描述
在这里插入图片描述在这里插入图片描述
说明 Vin1的直流电压是VCM1，同理设置Vin2
在这里插入图片描述
怎么加入变量呢
在这里插入图片描述

在这里插入图片描述

3. 建立输出

在这里插入图片描述在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
现在定义Vo1 - Vo2
同样添加输出就在里面设计，复制改数字就完了
在这里插入图片描述

4. 参数扫描

给VCM1一组值来仿真一下输出输入
在这里插入图片描述
在这里插入图片描述
V出现直线 可以按q矫正点位
在这里插入图片描述

如何移出曲线
在这里插入图片描述
现在观察尾电流不同时，输入输出关系，横坐标的变量放在第二列
在这里插入图片描述
我们设置VCM2 = 0 ，实际上VCM1就是差模输入电压 .也就是差模电压放在横坐标，看电流源不同的曲线
在这里插入图片描述
我在想如果VCM2不是0，而是一个变化的值，该怎么样设计呢？是要在直流仿真Design Variable设计VCM2，再去参数扫描VCM1吗？这样当VCM1 = VCM2就是共模电压了

Cadence PCB仿真使用Allegro PCB SI配置差分对的方法图文教程
fydar的博客
01-11 1043
本文简单介绍使用Allegro PCB SI配置差分对的的方法。
模拟技术中的采样保持电路中全差分运算放大器的设计与仿真
11-04
摘要：本文设计了一种全差分运算放大器，对运算放大器的AC 特性和瞬态特性进行了仿真分析和验证。该运放采用折叠式共源共栅结构、开关电容共模反馈（SC-CMFB）电路以及低压宽摆幅偏置电路，以实现在高稳定下的高增益...
cadence运算放大器仿真
08-19
cadence运算放放大器 cadence运算放放大器
基于Cadence 1.8V LDO电路及Bandgap电路设计专业教程：从理论到实践的全面解析与仿真验证,Cadence 1.8v LDO与Bandgap电路设计：从理论到实践的全流程教程，涵盖CM
最新发布
02-15
基于Cadence 1.8V LDO电路及Bandgap电路设计专业教程：从理论到实践的全面解析与仿真验证,Cadence 1.8v LDO与Bandgap电路设计：从理论到实践的全流程教程，涵盖CMOS工艺、版图设计、仿真分析与可靠性设计,cadance 1.8v LDO电路 cadance virtuoso 设计 模拟电路设计 bandgap ldo 电路设计版图设计及后仿教程 smic130nm工艺库 有电路有版图有工艺库 专业老师讲解教程 1.CMOS工艺有源及无源器件介绍 2.gm Id设计方法介绍及曲线仿真 3.Bandgap电路基本理论介绍 4.Bandgap电路 原理图设计及直流仿真 5.Bandgap频率响应参数仿真、噪声分析及优化 6.Bandgap电路可靠性设计 7.Bandgap版图设计 8.Bandgap版图drc、lvs验证及后仿真方法 9.LDO电路结构及原理图设计 10.LDO电路dc、ac及noise等仿真分析 11.Bandgap和LDO联合仿真及可靠性分析 12.LDO版图设计、验证及后仿真 13.滤波器理论及全差分运算放大器设计 14.全差分运算
cadence详细的仿真运算放大器方法
08-17
这个PPT详细介绍了用cadence仿真差分运算放大器的方法，以及使用verilog A的建模方法。
cadence简单差动放大器仿真学习
weixin_52171284的博客
04-14 4431
M0，M1，M2：使用n18，设置栅长为700n，宽为4u。M3，M4：使用p18，设置栅长为3u，宽为10u。直流电压源V0，V1的值分别设为1.8V，0.6V。①使能VIN1和VIN2作为输入，设置为VCM1和VCM2。②将VCM2在0.8-1.6V的范围内进行参数扫描，观察输出波形。可以看出小于 0.8V的输入共模电平会使M0进入线性区，M1，M2进入亚阈值导通状态；最大输入共模电压为1.4V左右，大于该值的输入共模电压很容易使M1，M2进入线性区。
差分放大电路Multisim仿真
03-01
差分放大电路原理，Multisim12建模，实际仿真实验
【Cadence】stb仿真和ac仿真——以一个简单的全差分反相放大器仿真为例
热门推荐
weixin_44951108的博客
08-03 4万+
最近在补一些仿真方法学的问题，以及一些一直以来都有点模糊的概念，简单记录一下。搭建一个以两个CMOS反相器构成的全差分放大器（28nm工艺，PMOS和NMOS尺寸一致）激励的设置方便共模和差模仿真用同一个TB（这里有一个问题：这个放大器需要在开环下仿真还是闭环下？哪些放大器应用在开环，哪些闭环？这种应用场景不同会导致需要仿真得到开环还是闭环增益，或者环路增益？（我知道放大器在设计的时候肯定都是闭环应用的多，但是什么时候没必要闭环应用？光验证ac和stb仿真是否一样的话有必要有回路吗？
差分放大电路仿真
03-20
差分放大电路的proteus仿真，已通过。可放心使用。
小白学电路之拉扎维第三章差分电路仿真实现
weixin_58051657的博客
10-13 299
根据这两个公式可以解释vcm1mvcm2曲线为什么是最高的增益那条线，输出摆幅也大。中间交叉的那个点就是VDD-RDIss/2=2.5-0.45=2.05V。点击vdc之后选择输出节点，最后点击第三步的按钮，放入仿真面板中。如果在合理的范围内，这个输出图像是不会随着vbias的变动而变动的。电压是看第二个参数的，最高是2.5V，最低是1.6V。VCM2先设置为0，看VCM1的变化。最后设置一个这个，看输出图像。只看vcm1mvcm2输出曲线。
模拟技术中的一种差分直流耦合ADC输入电路设计
11-05
随着ADC的供电电压不断降低，且输入信号摆幅不断降低，对输入信号共模电压的精确控制显得越来越重要。交流耦合输入相对比较简单，而直流耦合输入就比较复杂。典型的例子是正交下变频(混频器)输出到ADC输入的电路设计。混频器输出的是差分信号，其共模电压误差往往比较大，在送到ADC输入端之前需要进行滤波并且要把直流电平转换到ADC输入所需的电平上。这样的设计就比较有挑战性。 　　在放大器输出端和ADC输入端之间，往往需要二阶滤波电路。一方面，需要在ADC输入管脚前面放置电容来吸收ADC内采样保持电路的开关干扰。另一方面，需要在放大器输出端放置电阻或电感来隔离这个容性负载，从而确保放大器的输出稳定。设计
实验：：差动放大器研究 cadence
07-11
差动放大器研究（1）差动放大器研究（1）差动放大器研究（1）差动放大器研究（1）cadence
差分比例运算实验电路multisim源文件
12-19
差分比例运算实验电路multisim源文件，multisim10及以上版本可以正常打开仿真，是教材上的电路，可以直接仿真，方便大家学习。
实验：差动放大器研究（1） cadence
07-11
实验：差动放大器研究（1） cadence实验：差动放大器研究（1） cadence实验：差动放大器研究（1） cadence
采样保持电路中全差分运算放大器的设计与仿真
01-20
摘要：本文设计了一种全差分运算放大器，对运算放大器的AC 特性和瞬态特性进行了仿真分析和验证。该运放采用折叠式共源共栅结构、开关电容共模反馈（SC-CMFB）电路以及低压宽摆幅偏置电路，以实现在高稳定下的高增益...
cadence模拟ic实验教程
01-02
Cadence是一款在集成电路设计领域广泛应用的软件，它集成了电路模拟、版图设计、验证等众多功能，是工程师进行复杂IC设计的重要工具。本教程针对新手，旨在通过一系列实验，让学习者掌握如何使用Cadence进行模拟IC的...
【Cadence】stb仿真
weixin_44951108的博客
03-24 1万+
acnames =[…——actimes数组中每个时间点执行的ac、noise、sp、stb或xf分析的名称。命名的小信号分析不单独运行，而只是作为瞬态分析的一部分。首先，在tran中设置在哪一个时间点进行stb仿真。这个点的选取和spectrumMeasurement类似，都在放大相位快结束的时候。actimes =[…s——执行acname数组中指定的分析的时间。
【Multisim仿真】差分比例放大电路
perseverance51博客
06-09 5032
【Multisim仿真】差分比例放大电路
Cadence仿真方法
qq_43534451的博客
11-17 9209
PSS和pnoise仿真
电阻负载差分放大器设计 cadence ic
12-29
### Cadence IC 设计中的电阻负载差分放大器 在Cadence平台下设计电阻负载差分放大器涉及多个方面，包括原理图绘制、参数设定以及仿真验证。下面将详细介绍如何利用Cadence工具完成这一任务。 #### 原理图创建 启动Cadence Virtuoso环境后，新建项目并选择合适的工艺库文件。接着进入ADEXL界面建立新的电路模块，在此过程中定义好电源电压节点VDD与接地GND，并放置两个N沟道MOSFET作为输入级晶体管Q1和Q2形成差动对[^3]。为了提供偏置电流，还需要增加一对共源极配置的P沟道MOSFET Q3和Q4充当主动负载角色。最后添加外部反馈网络由电阻Rf构成闭合环路控制增益稳定性的同时也起到直流耦合作用防止自激振荡发生。 ```verilog // Verilog-A code snippet for defining MOSFETs and resistors in a differential pair setup. module diff_amp; parameter real Vdd = 5; // Supply Voltage mos q1(n0, n_in_pos, vss); // N-channel input transistor mos q2(n1, n_in_neg, vss); pmos q3(outp, n0, vdd); // P-channel active load pmos q4(outn, n1, vdd); resistor r_fbk(outp, outn, value='1k'); // Feedback Resistor endmodule ``` #### 参数调整优化 针对具体应用场景需求合理选定各元器件数值至关重要。对于本案例而言，重点在于确保差模增益足够大而共模抑制比CMRR尽可能优异。这通常意味着需要精心挑选镜像比例因子β=gmro/gmri使得两部分之间存在适当差异从而获得理想性能指标。此外还需注意温度系数补偿措施以维持静态工作点稳定不变受外界因素干扰较小。 #### 仿真流程概述 构建完毕后的模型应当先执行DC Sweep扫描操作检验是否存在明显失配情况；随后开展AC Analysis频域响应曲线描绘确认带宽范围满足预期目标；最终借助Transient Simulation瞬态波形观察进一步评估动态特性表现是否符合规格书规定要求。整个环节都离不开精确可靠的SPICE netlist支持，因此务必保证前期建模无误以免后期反复修改浪费时间精力。
评论 5
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

farjune

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值