weixin_52171284的博客

原创 DAC失配学习记录

一个 N-bit DAC，比如 8-bit DAC，用电容阵列表示，电容值必须满足：每个电容 = 上一个的 1/2或者多个单位电容 U 组成，比如 binary-weighted：1U, 2U, 4U, ..., 128U。

原创 两相不交叠时钟学习（自我记录）

两相不交叠时钟电路需要产生 P1、P1D、P2、P2D 四个时钟控制信号，如图所示。P2 和 P2D 同样是一组上升沿相同，下降沿相差一个固定延迟时间的信号（延时，即。电路由与非门、反相器、延迟反相器和缓冲器组成。P1 和 P2 之间的延迟时间∆T可以改变处于 A和 B 两条支路上的延迟反相器个数进行调整。的相对延迟时间∆t则与另外两条支路上的延迟反相器有关，可以通过改变延迟反相器个数，达到调整延迟时间的效果。P1、P1D 为高（低）电平时，P2、P2D 必须是低（高）电平，不能出现全是高电平的状态。

原创 比较器学习（自我记录）

那么在锁存阶段，M3 先导通，VX开始降低，VY 升高，促使X的电压降的更快，此时 交叉耦合的 M3~M6 产生正反馈：即较低的 VX 使 M4 关断、M6 导通，从而使 VY更高；CK = 1，S1-S4 关断，M7 导通，输入对管 M1、M2 开始工作，VP、VQ 以不同的速率开始降低，|Vin1 - Vin2|被放大为|VP - VQ|。M4H和M5的W/L可以小一点，因为相对M1、2来说，M4、5的等效失调会除以增益的平方，使得等效到输入端的失调会相对小很多。③M7大的宽长比会改善电路的比较速度。

原创 折叠式＋Class AB 实现轨对轨输出小记

需要注意的点：首先电流得满足尾电流是输入管和上面负载管的电流之和，跨导线性环的电流最好是上面负载管的一半，偏置最好用电流镜给。看是否可以实现接近轨对轨输出：44mV-4.91V。使用 CSMC 0.18um工艺，电源电压5V。

原创 全差分折叠式共源共栅+共源小记（2）

采用CSMC0.18um工艺，由偏置电路、折叠式共源共栅、共源极、共模反馈电路组成。VIP加入500mV交流信号，VIN加入-500mV交流信号。在1-1G频率范围内仿真。增益为101dB,带宽为16MHz，相位裕度为73度。除M26、M37外，所有管子均工作在饱和区，且输出共模电压为2.502V左右。然后Results→Print→Noise Summary...对噪声在自己需要的范围内积分即可。①折叠式共源共栅+共源极。

原创 两级运算放大器---折叠式共源共栅+共源极小记(1)

接下来进行噪声仿真。在1KHz时，噪声为1.48uV/sqrt（Hz）。对1K-2K区间做积分，等效输入噪声为38uVrms。接下来进行AC仿真查看增益、带宽和相位裕度。增益是101dB 带宽是9M 相位裕度94°。偏置电路参考复旦两级运放设计，但这种结构在流片后可能不能达到最完美的结果。采用CSMC0.18um工艺。在相位裕度和噪声方面还要继续改进。DC仿真各个管子都在饱和区。

原创 拉扎维CMOS模拟集成电路第十章《频率补偿》

原创 拉扎维模拟集成电路第九章《运算放大器》

原创 拉扎维模拟集成电路第八章《反馈》

原创 拉扎维模拟CMOS集成电路第七章《噪声》

原创 cadence简单差动放大器仿真学习

M0，M1，M2：使用n18，设置栅长为700n，宽为4u。M3，M4：使用p18，设置栅长为3u，宽为10u。直流电压源V0，V1的值分别设为1.8V，0.6V。①使能VIN1和VIN2作为输入，设置为VCM1和VCM2。②将VCM2在0.8-1.6V的范围内进行参数扫描，观察输出波形。可以看出小于 0.8V的输入共模电平会使M0进入线性区，M1，M2进入亚阈值导通状态；最大输入共模电压为1.4V左右，大于该值的输入共模电压很容易使M1，M2进入线性区。

原创 拉扎维模拟CMOS集成电路第六章《放大器的频率特性》

原创 拉扎维模拟CMOS集成电路设计第五章《电流镜及其偏置技术》

原创 模拟CMOS集成电路拉扎维第四章差动放大器