Vivado 常见报错

本文列举了在使用Vivado进行FPGA开发时遇到的一些典型错误,包括混合连接错误、未分配管脚、文件路径问题、约束文件错误、I/O标准未指定以及调试核心生成失败等,并提供了相应的解决策略。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

1、[Synth 8-2543] port connections cannot be mixed ordered and named

说明例化时最后一个信号添加了一个逗号。

2、

                       

原因:报告说明有一个管脚没有进行分配。

3

从文件列表中发现

当一些文件的路径改变后,原来文件路径因为找不到文件的就会报红,新的文件不会自动替换原来的文件,这一点一定要注意,一定要手动删除。

 

4

把约束文件.xdc内关于DEGUG core的信息全部删除后保存,再运行软件,弹出的界面话询问是save,还是load.

 5、

在运行程序的时候点击,就会停止运行,所以一般不要点。

[Place 30-574] Poor placement for routing

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

BinaryStarXin

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值