- 博客(51)
- 收藏
- 关注
RSS订阅原创 常见整流电路总结
本文系统总结了常见整流电路的优缺点及适用场景。半波整流结构简单但效率低；全波整流效率高但需特殊变压器；桥式整流综合性能最优，应用最广；倍压整流适合高压小电流场景。此外还介绍了三相整流、可控整流和同步整流等特殊方案。不同整流方式的选择需权衡功率、电压、效率和成本等因素，桥式整流是中小功率场景的首选，而大功率或特殊需求则需采用三相整流或可控整流等技术。
2025-08-22 14:12:02
1928
原创 功率MOSFET的热阻和SOA
SOA区指的是MOSFET的安全工作区，英文表示为Safe Operating Area，是指MOSFET（金属氧化物半导体场效应晶体管）的安全操作范围。⑤ 测量稳态时MOS管的壳温，根据降额公式，进一步得到符合温度降额情况下的电流值：I(降额)=Isoa*温度降额系数。⑥ 如果实际电流值Icross<I（降额），那么就说明该MOS工作在SOA区，反之，则不在。④ 在SOA曲线中，结合持续时间△t，找到电压Ucross对应的限制电流Isoa。① 测量MOS管的电压和电流波形，判断电压和电流是否超标。
2025-06-21 20:17:32
926
原创 边沿检测电路漏检原因分析
对应的电路结构如下该结构的边沿检测模块，仅使用到1个寄存器，其边沿输出通过信号 signal 与前一时刻的 signal 做逻辑运算得到，正因此，其一旦signal信号发生变动，其边沿信号也会随之改变，其优点是边沿信号响应迅速，而缺点是边沿信号高电平时间小于一个 clk 周期，因此容易出现漏检。尤其是当信号和时钟边沿很接近时，会出现高电平的时间非常短，从而出现误判。
2024-12-30 12:04:40
486
原创 MathType使用问题汇总
论文中可以使用MathType 或word 自带公式编辑器，目前IEEE 文章要求也支持word 的自带公式编辑器，看起来舒服一点。MathType 打出的公式看着有点奇怪。
2024-07-08 16:49:19
660
原创 VIVADO 报错：jtag node is not accessible 和 End of startup status: LOW
jtag node is not accessible 无法下载程序
2024-06-12 16:38:04
1979
1
原创 FPGA 时序相关基础知识整理
这个数据需要保持稳定的时间长度，称为 D 触发器的保持时间（Th），而保持时间余量，说的正是 D 端的数据在时钟上升沿之后继续保持稳定的时间长度和 D 触发器的保持时间参数的差值。D 端过程中经过的各种连线和组合逻辑功能，也都是需要耗费时间的，这些时间在分析时统称为组合逻辑延迟，标记为 Tdata。2、看时钟传输路径，从外部 pin到寄存器 1（REG1）的时间被标记为了 Tclk1，同样的，从外部 pin 到寄存器 2（REG2）的时间被标记为了 Tclk2，这两个时间都是真实存在的，且并不一定相等。
2023-08-22 16:11:36
665
原创 SDK编译函数出错：“undefined reference to ‘cos/sin‘
SDK编译函数出错："undefined reference to 'cos/sin'
2023-08-14 16:32:52
782
原创 IP被锁定的原因以及处理方法[IP definition not found]
IP被锁定的原因以及处理方法[IP definition not found]
2023-08-08 20:23:47
6223
原创 VIVADO 中文件名更改或某文件暂未调用而导致搜索不到该模块时的解决方法
VIVADO 中文件名更改或某文件暂未调用而导致搜索不到该模块时的解决方法
2023-07-09 15:45:28
1649
1
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人