AHB总线信号

已于 2024-10-29 16:28:25 修改
阅读量479 收藏 8
点赞数 3
分类专栏： 数字IC设计 文章标签： fpga开发
于 2024-10-29 14:31:36 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/qq_42922513/article/details/134377955
版权

AHB 

HTRANS

 HSIZE

 通常的 AHB 从设备是 32 位数据线，所以它支持 8 位，16 位和 32 位 3 种大小。

HBURST

 HRESP

00: OKAY—传输完成

01: ERROR—传输错误

10: RETRY—传输未完成，请求主设备重新开始一个传输，arbiter会继续使用通常的优先级

11: SPLIT—传输未完成，请求主设备分离一次传输，arbiter会调整优先级让其他主设备访问总线

AXI

AXI（Advanced eXtensible Interface）是一种总线协议，该协议是ARM公司提出的AMBA3.0中最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线。AMBA4.0将其修改升级为AXI4.0。 AMBA4.0 包括AXI4.0、AXI4.0-lite、ACE4.0、AXI4.0-stream。AXI4.0-lite是AXI的简化版本，ACE4.0 是AXI缓存一致性扩展接口，AXI4.0-stream是ARM公司和Xilinx公司一起提出，主要用在FPGA进行以数据为主导的大量数据的传输应用；

AHB总线协议(一)
m0_46521476的博客
03-09 550
总线传输： AMBA AHB 或者 ASB 总线传输是对数据目标的读写操作，可能会持续一个或者多个总线周期。AHB总线的强大之处在于它可以将微控制器（CPU）、高带宽的片上RAM、高带宽的外部存储器接口、DMA总线主机、各种拥有AHB接口的控制器等等连接起来构成一个独立的完整的SOC系统，不仅如此，还可以通过AHB-APB桥来连接APB总线系统。每次传输增加的步长(地址)，由传输大小决定(字节，半字，字)，APB不支持突发传输。总线从机将成功、失败或者等待数据传输的信号返回给有效的主机。
AHB总线协议
热门推荐
ivy_reny的专栏
09-30 8万+
1. 简介         AHB总线规范是AMBA总线规范的一部分，AMBA总线规范是ARM公司提出的总线规范，被大多数SoC设计采用，它规定了AHB (Advanced High-performance Bus)、ASB (Advanced System Bus)、APB (Advanced Peripheral Bus)。AHB用于高性能、高时钟频率的系统结构，典型的应用如ARM核与系统内
【ARM AMBA AHB 入门 3 -- AHB 总线介绍】
最新发布
CodingCos的博客
05-07 1471
AHB 总线的强大之处在于它可以将微控制器(CPU)、高带宽的片上RAM、高带宽的外部存储器接口、DMA总线Master、各种拥有AHB接口的控制器等等连接起来构成一个独立的完整的SOC系统,不仅如此,还可以通过AHB-APB桥来连接APB总线系统AHB 可以成为一个完整独立的SOC芯片的骨架。
AHB总线
生活需要深度
11-14 4518
AHB：Advanced High-performance Bus（先进高性能总线）高速高性能总线；支持2级流水操作（优势）APB：Advanced Peripheral Bus（先进外围总线）低速总线、低功耗；接口简单ASB：Advanced System Bus（先进系统总线）有需要占用总线的**Master向arbiter发出请求**，arbiter授权给指定的master。任一时间周期只有一个master可以接入总线，对其指定的slave进行读写操作。1。
AHB总线信号的产生
loading_up的博客
03-25 450
`timescale 1ns/1ns module bus_wr_tb; reg clk; reg cs;// reg wr;//写入地址 reg [31:0] addr;//32bit地址总线 reg [31:0] data;//32bit数据总线 initial begin cs=1'b1; wr=1'b1;//初始化 #30; bus_wr(32'h1100008a, 3...
AHB信号
意大利炮修理师的博客
04-25 943
通常，解码器还向多路复用器提供HSELx信号，或者由HSELx信号派生的信号/总线，以使多路复用器能够将选定的slave到master的适当信号路由。重要的是，这些额外的多路复用器控制信号必须重新定时到数据阶段。（重新定时到数据阶段：指的是HSELx信号需要与数据传输的时序同步以确保数据传输的正确性）注释： [a] 因为HRDATA[31:0]、HRESP和HEXOKAY信号通过多路复用器并保留相同的信号命名，完整的信号名称应该反映出它们是通过多路复用器选择的。a. 写数据总线宽度不仅限于32位。
系统基础 -- AHB总线协议
sz66cm 学习随笔
08-26 1871
AHB 总线通过HBURST和HMASTER信号实现了高效的数据传输和多主设备仲裁管理。合理配置这些信号可以优化系统的性能和响应时间，尤其在高带宽应用场景中。
AHB RAM.zip_AHB总线代码_AHB数据总线_ahb sram verilog_ahb testbench_ahb总线
07-14
1. **地址解码器**：根据AHB总线的地址信号，确定当前传输的目标SRAM区域。 2. **读写控制逻辑**：处理读写请求，确保数据正确地从或写入SRAM。 3. **响应信号生成**：根据操作类型和状态，生成相应的响应信号（如...
嵌入式系统：AHB总线信号详解与应用特点
本文主要探讨了AHB总线信号在嵌入式系统中的关键作用及其与嵌入式系统设计的相关概念。首先，文章简要介绍了嵌入式系统的概念，强调其以应用为中心，计算机技术为基础，注重功能、可靠性、成本和体积优化。嵌入式...
AHB总线协议中文笔记详解版.pdf
04-04
信号方面，AHB总线定义了一系列信号名和它们的功能。HCLK是总线时钟信号，HRESETn是总线复位信号。HADDR[31:0]是32位系统地址总线，HTRANS[1:0]表示当前传输类型（非连续、连续、空闲或忙）。HSIZE[2:0]表示每个传输...
ahb_master_latest.tar.gz_AHB verilog_ahb_ahb总线_verilog_总线
07-14
AHB主模块在实际应用中可能作为嵌入式处理器、DMA控制器、外设接口等，通过AHB总线与其他组件交互，实现数据传输和控制信号的交换。 综上所述，"ahb_master"模块的Verilog实现是理解和掌握AHB总线设计的关键。这个...
SOC设计之AMBA总线-AHB总线详解
Pls Saynanana
06-24 3081
z
AMBA总线—AHB总线协议详解
little_ox的博客
07-01 1万+
一、典型AMBA系统 AHB总线的强大之处在于它可以将微控制器CPU、高带宽的片上RAM、高带宽的外部存储器接口、DMA总线master、各种拥有AHB接口的控制器等连接起来构成一个独立的完成SOC系统，不仅如此，还可以通过AHB-APB桥来连接APB总线系统。 AHB可以成为一个完成的SOC芯片的骨架 二、AHB总线简介 1、AHB总线组成 完成的AHB总线由四个部分构成： ==AHB主设备Master：==发起一次读/写操作，某时刻只允许一个主设备使用总线 ==AHB从设备Slave：==响应一次读
AHB总线介绍【1】
qq_52217633的博客
06-11 1万+
AHB总线介绍
AHB总线笔记（二）
qq_57502075的博客
10-01 4921
HLOCKx 高电平：主设备请求锁定总线，因为不希望master原本要传输一百个数据的，结果中途被打断了，所以需要把总线lock住。Arbiter在接收到master发送的HBUSREQx指令后，经过两个周期给出GRANTx指令，然后在T4时刻，发现呢HREADY并不为高，所以masterx不能获得总线控制权，在T5时刻，HGRANT和HREADY都为1，masterx获得总线控制权，可以传输数据，但在T6时候HREADY又不为高，所以HADDR保持不变直到HREADY为高后，继续下一个数据的传输。
【AHB协议解读 二】信号描述（Signal Descriptions）
qq_41849447的博客
05-16 4388
2.1 全局信号 HCLK和HRESETn（低有效） 2.2 Master信号 HADDR[31:0]：总线地址信号 HBURST[2:0]：buest type（突发类型）表明了传输类型是single类型还是突发组成的一部分。固定长度的bursts支持4/8/16 beats。burst还可以是递增或者循环类型，未指明长度的递增突发类型也是协议支持的。 HMASTLOCK：表明当前传输是锁定的 HPROT[3:0]：表明传输是通过操作码还是通过数据访问，以及传输访问是特权模式还是用户模式；对具有内存管理
AMBA总线学习（1）—— AHB
sinat_31064761的博客
08-19 347
1.3.1 传输开始Master切换到NONSEQ状态，标志一次传输开始。地址传输成功：HREADY=1且HRESP=OKEY且HTRANS=SEQ or NONSEQ数据传输成功： HREADY=1且HRESP=OKEY且HTRANS_Delay=SEQ or NONSEQ对于主机而言，地址传输成功后的下一个周期就一定可以对数据进行相应的处理，不管master之后的状态是否为SEQ or NONSEQ。
AHB总线传输（时序）
weixin_44969124的博客
12-11 7444
信号名 含义 源 I O 描述 HCLK 总线时钟 clock source 各module 总线时钟，上升沿采样 HRESETn 复位 reset controller 各module 总线复位，低电平有效 HADDR[31:0] 地址总线 Master decoder；mux to slave；arbiter 32位系统地址总线 HTRANS[1:0] 传送类型 Master mux to slave 当前传输类型NONSEQ, SEQ, IDLE, BUSY HWRITE 传送方向 Master mu
简单认识一下AHB
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
09-12 1886
AHB是一种。主要用于。AHB总线的强大之处在于它可以将微控制器CPU、高带宽的片上RAM、高带宽的外部存储器接口、DMA总线master、各种拥有AHB接口的控制器等连接起来，构成一个独立的完成SOC系统。不仅如此，还可以通过AHB-APB桥来连接APB总线系统。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值