AHB总线协议

最新推荐文章于 2025-06-23 13:42:21 发布
最新推荐文章于 2025-06-23 13:42:21 发布
阅读量8w 收藏 1.2k
点赞数 218
CC 4.0 BY-SA版权
分类专栏： 计算机体系结构 文章标签： 总线
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/ivy_reny/article/details/78144785
AHB总线协议详细解析，包括总线架构、基本特性、组成、信号描述、总线操作及基本传输模式，如single transfer、burst传输，支持多主设备并发操作和流水线操作。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

1. 简介

        AHB总线规范是AMBA总线规范的一部分，AMBA总线规范是ARM公司提出的总线规范，被大多数SoC设计采用，它规定了AHB (Advanced High-performance Bus)、ASB (Advanced System Bus)、APB (Advanced Peripheral Bus)。AHB用于高性能、高时钟频率的系统结构，典型的应用如ARM核与系统内部的高速RAM、NAND FLASH、DMA、Bridge的连接。APB用于连接外部设备，对性能要求不高，而考虑低功耗问题。ASB是AHB的一种替代方案。

1.1 AHB总线的架构

        AHB总线的强大之处在于它可以将微控制器（CPU）、高带宽的片上RAM、高带宽的外部存储器接口、DMA总线master、各种拥有AHB接口的控制器等等连接起来构成一个独立的完整的SOC系统，不仅如此，还可以通过AHB-APB桥来连接APB总线系统。AHB可以成为一个完整独立的SOC芯片的骨架。
        下图是一个典型的AHB系统总线的结构示意图


1.2 AHB基本特性

  • Burst传输
  • Split事务处理
  • 单周期master移交
  • 单一时钟沿操作
  • 无三态
  • 更宽的数据总线配置（64/128）
  • 流水线操作
  • 可支持多个总线主设备（最多16个）

2. AHB总线的组成


        AHB总线由Master、Slave和Infrastructure构成。Infrastructure由arbiter、数据多路、地址控制多路、译码器构成。
  • 主设备Master
发起一次读/写操作
某一时刻只允许一个主设备使用总线
  • 从设备Slave
响应一次读/写操作
通过地址映射来选择使用哪一个从设备
  • 仲裁器arbiter
允许某一个主设备控制总线
  • 译码器decoder
通过地址译码决定选择哪一个从设备
  • 总线可以分为三组
        写数据总线（HWDATA）
        读数据总线（HRDATA）
        地址控制总线（HADDR）

3. 信号描述

Name Source To Description
HCLK clock source 各module 总线时钟，上升沿采样
HRESETn reset controller 各module 总线复位，低电平有效
HADDR[31:0] Master decoder
mux to slave
arbiter		 32位系统地址总线
HTRANS[1:0] Master mux to slave 当前传输类型NONSEQ, SEQ, IDLE, BUSY
HWRITE Master mux to slave 1为写，0为读
HSIZE[2:0] Master mux to slave 每一个transfer传输的数据大小，以字节为单位，最高支持1024位
HBURST[2:0] Master mux to slave burst类型，支持4、8、16 burst，incrementing/wrapping
最低0.47元/天 解锁文章

200万优质内容无限畅学
AHB协议
reekyli的专栏
05-22 207
当master想要访问slave时，master发送HBUSREQ信号给arbiter请求总线控制权，arbiter如果返回给master一个HGRANT信号，则该master获得总线控制权，然后master给slave发送HTRANS信号，开始和slave进行数据传输。HTRANS[1:0] 2位址的控制信号。HREADY表示上一master有效，因此，HSELx和HREADY都有效，才采样地址和控制信号。HRESP[1:0] 响应。HWRITE 读写信号。HSIZE[3:0] 传输数据的位宽。
AHB总线协议中文整理
06-11
这个资源请大家不要下载
AHB总线协议中文笔记详解版.pdf
04-04
AHB总线协议中文笔记详解版
Verilog实现的AHB总线协议设计与应用
最新发布
weixin_31641077的博客
06-23 709
Verilog是一种硬件描述语言（HDL），用于电子系统设计和数字电路的建模。它允许设计师以文本形式描述电路的行为和结构，这些描述可以被编译成可以在FPGA或ASIC中实现的硬件。Verilog语言支持多种抽象层次的描述，从开关级别到行为级别。AHB（Advanced High-performance Bus）总线协议是AMBA（Advanced Microcontroller Bus Architecture）总线协议家族中的高性能总线。
AMBA总线(一）--AHB协议
clear_lqy的博客
08-11 1162
ahb协议笔记
AHB总线协议简单介绍
05-28
**AHB总线协议**是AMBA（Advanced Microcontroller Bus Architecture）总线规范的一个关键组成部分，由ARM公司提出，广泛应用于高性能、高时钟频率的系统级芯片（SoC）设计。AMBA总线规范包括AHB（Advanced High-...
AHB协议中文版
05-30
AMBA® 3 AHB-Lite 协议，中文版。AMBA AHB-Lite是面向高性能的可综合设计，提供了一个总线接口来支持Master并提供高操作带宽。最普通的AHB-Lite从器件是内存器件，外部存储器接口和高带宽外围器件。虽然低带宽外围器件可以连接到AHB-Lite，但从系统性能考虑，应当连接到APB总线上，可以通过APB桥接实现。
verilog实现AHB总线协议，用于asic芯片设计的总线设计等方面
03-01
AHB总线协议是一种高性能、低延迟的系统总线标准，最初由ARM公司提出。它提供了主设备与从设备之间的通信框架，支持多种传输类型，如单周期传输、突发传输和握手传输，能够高效地处理高带宽需求的应用。AHB总线协议...
系统基础 -- AHB总线协议
sz66cm 学习随笔
08-26 2059
AHB 总线通过HBURST和HMASTER信号实现了高效的数据传输和多主设备仲裁管理。合理配置这些信号可以优化系统的性能和响应时间，尤其在高带宽应用场景中。
AHB总线协议(一)
m0_46521476的博客
03-09 579
总线传输： AMBA AHB 或者 ASB 总线传输是对数据目标的读写操作，可能会持续一个或者多个总线周期。AHB总线的强大之处在于它可以将微控制器（CPU）、高带宽的片上RAM、高带宽的外部存储器接口、DMA总线主机、各种拥有AHB接口的控制器等等连接起来构成一个独立的完整的SOC系统，不仅如此，还可以通过AHB-APB桥来连接APB总线系统。每次传输增加的步长(地址)，由传输大小决定(字节，半字，字)，APB不支持突发传输。总线从机将成功、失败或者等待数据传输的信号返回给有效的主机。
ahb总线协议
04-04
### AMBA AHB 总线协议简介 AMBA (Advanced Microcontroller Bus Architecture) 是由 Arm 公司开发的一种开放标准总线架构，旨在优化高性能嵌入式系统中的数据流管理。其中，AHB (Advanced High-performance Bus) 是 AMBA 中的一个重要组成部分，主要用于高速数据传输场景。 #### 协议概述 AMBA 5 AHB 协议是一种广泛应用于现代 SoC 设计的高效总线架构，其设计目标是满足高带宽、低延迟的需求，并支持复杂的多主设备通信环境[^1]。该协议通过一系列标准化的信号定义和传输机制，实现了高效的资源管理和数据交换功能。 #### 协议规范 AHB 协议的核心在于其详细的信号定义、传输机制及时序要求。以下是几个关键方面： - **信号定义**: AHB 定义了一组丰富的信号集合来实现复杂的数据交互需求。其中包括地址/控制阶段和数据阶段分离的设计理念，从而提高了系统的灵活性和性能[^2]。 - **传输机制**: 支持突发传输模式(burst transfer)，允许连续多个字节在一个单一事务中完成传送，极大地提升了效率。此外还具备多种握手方式以适应不同类型的外设接口需求。 - **时序要求**: 明确规定了各种操作的时间窗口大小以及同步条件等参数设置准则，确保整个系统能够在预定规格范围内稳定运行。 #### 多主机支持与仲裁机制 为了应对包含多个主控单元(Master)的情况，AMBA AHB 提供了一系列专门用于处理竞争访问情况下的优先级判断逻辑——即所谓的“仲裁”过程。具体来说，在存在多个 HBUSREQx 请求时（例如 HBUSREQarm, HBUSREQdma 和 HBUSREQtic），会依据预设规则决定哪个 Master 获得当前周期内的使用权[^3]。 #### 应用实例分析 实际项目里常能看到基于此技术构建起来的各种硬件平台解决方案；比如某些高端微处理器内部互联网络就采用了类似的思路来进行片上资源共享调度工作。这些真实世界里的例子不仅验证了理论模型的有效性，同时也为进一步改进提供了宝贵经验反馈。 ```python # Python伪代码展示如何模拟简单版单Master AHBLite读写流程 class AHBLiteTransaction: def __init__(self): self.HADDR = None # 地址信号初始化 self.HWDATA = None # 写数据缓冲区清零 self.HRDATA = None # 读数据接收寄存器准备完毕 def initiate_read(self, address): self.HADDR = address # 设置要访问的目标存储位置编号 # 假定经过若干时钟周期后得到响应... return self.HRDATA # 返回所获取到的内容值 def perform_write(self, address, data): self.HADDR = address # 配置目的内存块索引号 self.HWDATA = data # 将待储存的信息加载至发送队列当中去 # 继续执行后续必要的确认步骤直至完全结束为止... transaction_handler = AHBLiteTransaction() print("Read Data:", transaction_handler.initiate_read(0x1A)) # 示例调用方法演示 ``` 以上代码片段仅作为教学用途呈现了一个高度简化的版本，展示了基本的概念框架而不涉及任何特定厂商专有特性或者完整功能性描述。
评论 17
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值