基于XDMA的简易FPGA网卡实现(二)

已于 2024-04-13 15:02:08 修改
阅读量933 收藏 5
点赞数 3
分类专栏： FPGA linux驱动开发经验 文章标签： fpga开发 驱动开发
于 2024-04-05 16:42:30 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/qq_37812160/article/details/137403503
版权

基于XDMA的简易FPGA网卡实现(二)

上一期笔者实现了百兆网卡，但使用iperf测tcp速度时，tcp发送速度只有33Mb。本期记录此问题解决过程。

开发环境

FPGA开发板XC7K325T
CPURK3399
开发主机Win11 and ubuntu20.04
IDE版本Xilinx Vitis IDE v2021.1.0 (64-bit) Vivado v2021.1 (64-bit)

优化XDMA

  • 首先将xdma改为描述符旁路模式，使用旁路模式时，FPGA可以绕过CPU，使用FPGA侧旁路接口写入描述符，实现数据搬运
    在这里插入图片描述

  • FPGA侧实现环形缓冲区管理，通过判断读写指针，实现数据收发。环形缓冲区可以实现数据缓冲，减少CPU开销同时提高性能

  • 使用xdma的usr_irq自定义中断，完成多个描述符或者超时后发起usr_irq，可以有效减少CPU中断开销

测试

测试发现发送速度依旧不理想，分析wireshark抓包，并无重传，仔细检查发现如下线索：
在这里插入图片描述

396939和396940两个包间隔了42ms，出现概率约1/30，电脑IP为192.168.1.106，意味着电脑间隔了42ms才发出下一个包。换用两台电脑进行iperf测试，未出现此情况，猜测是tcp窗口太大导致。使用iperf -s -w 65536命令指定电脑tcp窗口为64KB，测试结果如下:

在这里插入图片描述

tcp收发速度均在94Mb左右，wireshark抓包，包间隔不超过3ms

关注博主公众号，优质文章不断更新
在这里插入图片描述

XDMA Scatter-Gather（SG）模式
浩瀚之水的专栏
03-17 1146
XDMA Scatter-Gather（SG）模式 是 Xilinx FPGA 中用于高效处理 ​非连续内存数据 的 DMA 传输机制，通过 ​描述符链表（Descriptor List）​ 管理多块分散数据，显著减少 CPU 开销并提升吞吐量。
基于FPGA的TOE网卡设计与实现
02-19
为进一步减轻CPU 的负担，有效增加系统性能，描述一种基于FPGA 的TCP 减负引擎系统的设计与实现。该TOE 网卡将部分 TCP 协议软件处理下移到FPGA 中实现，以硬件的方法实现报文分类和TCP 流还原等流量处理功能。实验数据表明，使用TOE 网卡可以 大幅降低主机的CPU 占用率。
学习XDMA—20240709
weixin_49574391的博客
07-09 1261
所有写入通道的描述符都会被处理，除非在通道缓冲区已满时写入新的描述符//（大概的意思就是bypass是接收描述符的通路，当启用的bypass，描述符就从bypass上传输）？C2H通道在启用时接受数据，并具有有效的描述符。对于C2H AXI4-Stream接口上的有效数据周期，与给定数据包关联的所有数据必须是连续的（就是说 接收数据填充描述符，描述符就像计数器一样，当描述符满了的时候，stream会向主机回写一个信息。对于主机到卡的传输，从源地址处的主机读取数据，但描述符中的目标地址是未使用的。
xdma 读写 ddr
qq_52245062的博客
04-07 795
XDMA IP（Xilinx Direct Memory Access IP）是赛灵思提供的一款硬件加速器，专为实现高效的直接内存访问（DMA）操作而设计，广泛应用于需要高速数据传输的场合，特别是在FPGA与主机之间或FPGA内部不同模块之间的内存传输。它能够通过PCIe接口进行数据的高速读写，支持多个DMA通道，并提供灵活的数据传输模式，如内存到内存、设备到内存、内存到设备等，可以适应不同的系统架构需求。
基于XDMA的简易FPGA网卡实现（一）
qq_37812160的博客
03-27 2498
XDMA虽然是sgdma，但驱动一次只能发送一个包（可能有多个分片），等完成中断才能唤醒下一次发送，所以发送速度不理想。skb_put修改sk_buff的tail和len，dma_unmap_single sk_buff的物理地址，执行netif_rx提交到协议栈。ip：提供axis数据位宽转换功能，将xdma 128bit axi-stream转为8bit供fifo使用，使用了两个此模块实现双向转换。在网卡驱动的probe函数中进行第一次接收，在接收完成中断或tasklet中配置后续接收。
Xilinx FPGA PCIe XDMA 教程
gitblog_00976的博客
08-08 1275
Xilinx FPGA PCIe XDMA 教程 项目地址:https://gitcode.com/gh_mirrors/xil/Xilinx-FPGA-PCIe-XDMA-Tutorial 项目介绍 本项目是一个关于如何在 Xilinx FPGA 上使用 PCIe XDMA IP 核的保姆级教程。教程详细介绍了 PCIe XDMA 的基本概念、系统框图、以及如何在不同的 FPGA 开发板上实现 ...
FPGA（基于xilinx）中PCIe介绍以及IP核XDMA的使用
热门推荐
Njustxiaobai的博客
09-14 3万+
Xilinx中PCIe简介以及IP核XDMA的使用,以及基于xdma的最小系统的建立
锐文科技发布基于国产FPGA的智能网卡芯片
Raymax18的博客
07-20 1381
随着数据带宽及数据量的飞速上涨，DPU、IPU以及xPU等国际品牌主导的多种类型智能网卡，逐鹿服务器端网络市场。然而，网卡芯片，做为服务器及PC机与外界的唯一数据传输通道，对于网络信息安全的重要性不言而喻。 近日，锐文科技发布国内首个基于国产化FPGA的智能网卡芯片。该系列产品可分别支持双口10GbE，四口10GbE以及单口40GbE。在提供网卡卸载功能以及线速处理以太网包的基础上，锐文科技加大与国产CPU适配的研发力度，为国产CPU加速。该系列国产化产品在与国产CPU飞腾、鲲鹏、龙芯、海光等以及国产操作
基于XDMA的FPGA PCIe X8高速ADC数据采集系统：带DDR3缓存与QT上位机软件支持及工程源码,基于XDMA的FPGA实现PCIe X8采集ADC数据至PC：带DDR3缓存与QT上位机软件
02-18
基于XDMA的FPGA PCIe X8高速ADC数据采集系统：带DDR3缓存与QT上位机软件支持及工程源码,基于XDMA的FPGA实现PCIe X8采集ADC数据至PC：带DDR3缓存与QT上位机软件的实用工程方案,Xilinx PCIe采集ADC数据到PC FPGA基于...
"基于XDMA的FPGA实现PCIE高速数据采集系统设计与工程实现：实时采集AD9226数据，优化传输至PC显示程序",PCIE采集ADC数据到PC FPGA基于XDMA实现PCIE X8采集AD92
01-30
"基于XDMA的FPGA实现PCIE高速数据采集系统设计与工程实现：实时采集AD9226数据，优化传输至PC显示程序",PCIE采集ADC数据到PC FPGA基于XDMA实现PCIE X8采集AD9226数据 提供工程源码和QT上位机程序和 本工程实现基础的...
基于XDMA的FPGA PCIe X8高速ADC数据采集系统：含工程源码与QT上位机软件，DDR3缓存加持，实现高效数据传输,Xilinx PCIe采集ADC数据到PC FPGA基于XDMA实现PCI
01-20
基于XDMA的FPGA PCIe X8高速ADC数据采集系统：含工程源码与QT上位机软件，DDR3缓存加持，实现高效数据传输,Xilinx PCIe采集ADC数据到PC FPGA基于XDMA实现PCIE X8采集ADC数据 可提供工程源码和QT上位机软件及程序，...
xdma driver
04-04
xilinx xdma
Xilinx FPGA基于XDMA实现PCIe X8 ADC数据采集及QT上位机软件开发
最新发布
05-12
内容概要：本文详细介绍了如何使用Xilinx FPGA和XDMA引擎通过PCIe X8接口实现ADC数据的快速、稳定采集。文中涵盖了硬件架构与原理，包括FPGA、PCIe接口、ADC及上位机软件的组成。具体讲解了FPGA端代码的实现，涉及...
Xilinx FPGA基于XDMA的PCIe X8 ADC数据采集及QT上位机软件实现
04-29
内容概要：本文详细介绍了如何使用Xilinx FPGA和XDMA引擎通过PCIe X8接口实现ADC数据的快速、稳定采集。文中涵盖了硬件架构与原理，包括FPGA、PCIe接口、ADC和上位机软件的组成及其工作方式。具体讲解了FPGA端代码的...
FPGA实现 NIC 10G 网卡，纯verilog代码编写，提供3套工程源码和技术支持
qq_41667729的博客
07-31 5943
FPGA实现NIC 10G UDP协议栈网卡，纯verilog代码编写，提供工程源码和技术支持 本设计是一个10G速率的网卡，Xilinx Virtex-7 xc7vx690t调用Virtex-7 FPGA Gen3 Integrated Block for PCI Express IP核实现FPGA网卡与电脑主机的数据交互，PCIE配有纯verilog编写的DMA控制器实现PCIE数据的搬运工作；调用10G Ethernet PCS/PMA (10GBASE-R/KR) GTH资源实现FPGA网卡与其他网
使用Xilinx官方XDMA方案的FPGA中断模式PCIE测速例程：基于Xilinx系列FPGA的PCIE通信平台与QT上位机数据交互，基于Xilinx系列FPGA的PCIE通信平台中，使用XDMA的
nYUhhrysDVU的博客
06-08 3081
当上位机的驱动程序响应中断时，在中断处理过程中，可以通过写入xdma_inter.v的寄存器来清除已经处理的中断。该 模块 在 user_irq_req_i 输入的中断位，寄存中断位号，并且输出给 XDMA IP ，当上位机的驱动响应中断的时候，在中断里面写 xdma_inter.v 的寄存器，清除已经处理的中断。本设计使用Xilinx官方的XDMA方案搭建基于Xilinx系列FPGA的PCIE通信平台，使用XDMA的中断模式与QT上位机通讯，即QT上位机通过软件中断的方式实现与FPGA的数据交互；
基于FPGA的千兆网卡实现（一）——回环测试
wjh776a68的博客
05-18 2157
本系列介绍如何利用FPGA实现一个基本的千兆网卡。本文介绍除以太网子系统(Ethernet Subsystem）外其他部分功能设计。FPGA使用Xilinx Ultrascale+ VCU128开发板，操作系统使用RHEL8.8（RedHat）。
使用XILINX XDMA +ETH TEMAC做一个FPGA PCIE网卡
weixin_53899594的博客
08-22 676
在EP部分，FPGA中采用的XDMA的IP核，出口采用AXI4-Stream格式，经过位宽转换、FIFO缓存和CDC跨时钟域接到TEMAC IP上，TEMAC外接RelTek的以太网PHY芯片(RTL8211F(D))，接口格式采用RGMII。TEMAC配置成三速模式10/100/1000Mbps。上电A35T FPGA板，烧写EP侧fpga版本，host侧运行网卡驱动，进行ping测试。
基于FPGA的万兆网卡实现（二）——功能测试
wjh776a68的博客
07-15 2915
本文在前文代码的基础上进行拓展，通过引入40G以太网子系统，简单实现40G万兆网卡。FPGA使用Xilinx Ultrascale+ VCU128开发板，操作系统使用Ubuntu20.04，使用到的驱动代码与RHEL8.8（RedHat）兼容。
DMA fpga
03-08
### DMA在FPGA中的实现与应用 DMA（Direct Memory Access，直接存储器访问）允许外设和内存之间进行快速数据传输而不需要CPU干预。对于FPGA而言，DMA通常用于加速大量数据处理任务，在不占用过多处理器资源的情况下完成高效的数据搬运。 #### FPGA中DMA的工作原理 在一个典型的基于FPGA的设计里，DMA控制器可以配置成多种模式来适应不同的应用场景需求。当涉及到AXI-Stream这样的接口时，DMA能够有效地桥接不同类型的总线标准，从而简化设计并提高性能[^1]。例如，Xilinx公司的AXI Direct Memory Mapped (AXI-DMA) IP核支持全双工操作，可以在单个周期内同时执行读取和写入命令；此外还提供了灵活的中断机制以及错误报告功能，有助于构建稳健可靠的数据通路。 #### 实现细节 为了更好地理解如何利用FPGA实施DMA解决方案，下面给出了一段VHDL代码片段作为示例： ```vhdl -- VHDL code snippet demonstrating a simple DMA transfer setup using Xilinx's AXI-DMA core. library IEEE; use IEEE.STD_LOGIC_1164.ALL; entity dma_example is Port ( -- Define ports here according to your specific requirements... ); end entity; architecture Behavioral of dma_example is begin process(clk) begin if rising_edge(clk) then -- Insert logic related to initiating transfers, handling interrupts etc. end if; end process; end architecture; ``` 这段代码仅展示了框架结构的一部分，并未包含完整的逻辑实现。实际项目开发过程中还需要考虑更多因素如同步信号管理、状态机控制等。 #### 使用指南 当采用预定义好的IP核来进行DMA集成时，开发者应当仔细阅读官方文档以获取最佳实践建议和技术参数说明。这不仅限于硬件层面的操作指导，还包括软件驱动程序编写方面的提示，确保整个系统的协同工作达到最优效果。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

最好有梦想～

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值