基于XDMA的简易FPGA网卡实现（一）

已于 2024-04-13 15:01:49 修改
阅读量2.4k 收藏 23
点赞数 25
分类专栏： linux驱动开发经验 FPGA 文章标签： fpga开发 驱动开发
于 2024-03-27 21:10:32 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/qq_37812160/article/details/137089643
版权
本文详细介绍了如何在FPGA中利用XDMA实现简易网卡，包括硬件设计、CPU与FPGA通信、驱动编程以及性能测试。实验结果显示，发送速度受限于XDMA的单包发送机制，未来有优化潜力。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

基于XDMA的简易FPGA网卡实现（一）

开发环境

FPGA开发板XC7K325T
CPURK3399
开发主机Win11 and ubuntu20.04
IDE版本Xilinx Vitis IDE v2021.1.0 (64-bit) Vivado v2021.1 (64-bit)

在这里插入图片描述

实现原理

FPGA侧

在这里插入图片描述

  • top模块：顶层模块，其中例化了xmda和axil_rw模块

  • xdmaip：pcie dma，提供axi-lite接口读写fpga寄存器，提供axi-stream接口收发数据流

  • axil_rw模块：将xdma的axi-lite信号用于读写mac模块寄存器

  • clk_wiz_125m_90phase：提供90°相位125M时钟，供mac使用

  • gpio_dri模块：gpio控制器，用于模拟mdio时序读写phy

  • axis_dwidth_converterip：提供axis数据位宽转换功能，将xdma 128bit axi-stream转为8bit供fifo使用，使用了两个此模块实现双向转换

  • axis_data_fifo：两个fifo，缓存mac接收和需要发送的数据

  • eth_mac_1g_rgmii模块：源自verilog-eth开源项目，具有rgmii接口和速率自适应逻辑的三模式以太网MAC，axi-stream接口

  • ilaip：抓信号调试

CPU侧

编写linux标准网卡驱动，使用零拷贝方式收发数据

发送流程
  • 在ndo_start_xmit函数中进行发送
  • 将sk_buff的head和fragmentation dma_map_single得到物理地址，将物理地址和长度写入描述符
  • 发送前netif_stop_queue，在发送完成中断唤醒。如果直接继续发送，则新的sk_buff会在上一次的完成中断中被free
  • 开启dma使能，进行发送
  • 在发送完成中断中关闭发送dma使能，dma_unmap_single sk_buff的物理地址，free sk_buff。判断发送fifo是否超出发送阈值。超出则运行wait_work工作队列，在work中等待fifo低于启动阈值后netif_wake_queue唤醒发送队列，未超出阈值则netif_wake_queue唤醒发送队列
接收流程

  • 在网卡驱动的probe函数中进行第一次接收，在接收完成中断或tasklet中配置后续接收

  • 收到接收完成中断后关闭接收dma使能

  • dma会将接收结果写回到result内存，读取result内存获取包长度

  • skb_put修改sk_buff的tail和len，dma_unmap_single sk_buff的物理地址，执行netif_rx提交到协议栈

  • 接收完成后开始准备新一轮的接收，在中断或tasklet中dev_alloc_skb一个1514字节的skb

  • 将sk_buff的head和fragmentation dma_map_single得到物理地址，将物理地址和长度写入描述符

  • 开启dma使能，进行接收

测试

feth0为fpga网卡，设置ip为192.168.1.208；电脑网卡配置成百兆全双工，ip设置为192.168.1.108。

root@NanoPC-T4:/home/pi# ifconfig
eth0: flags=4163<UP,BROADCAST,RUNNING,MULTICAST>  mtu 1500
        inet 192.168.31.131  netmask 255.255.255.0  broadcast 192.168.31.255
        inet6 fe80::2c2b:6887:1120:373c  prefixlen 64  scopeid 0x20<link>
        ether fa:f1:04:39:02:9a  txqueuelen 1000  (Ethernet)
        RX packets 739  bytes 60003 (58.5 KiB)
        RX errors 0  dropped 0  overruns 0  frame 0
        TX packets 600  bytes 150153 (146.6 KiB)
        TX errors 0  dropped 0 overruns 0  carrier 0  collisions 0
        device interrupt 60  

feth0: flags=4163<UP,BROADCAST,RUNNING,MULTICAST>  mtu 1500
        inet 192.168.1.208  netmask 255.255.255.0  broadcast 192.168.1.255
        ether 00:00:00:00:00:00  txqueuelen 1000  (Ethernet)
        RX packets 35382  bytes 2069214 (1.9 MiB)
        RX errors 0  dropped 7  overruns 0  frame 0
        TX packets 65186  bytes 98674228 (94.1 MiB)
        TX errors 0  dropped 0 overruns 0  carrier 0  collisions 0

lo: flags=73<UP,LOOPBACK,RUNNING>  mtu 65536
        inet 127.0.0.1  netmask 255.0.0.0
        inet6 ::1  prefixlen 128  scopeid 0x10<host>
        loop  txqueuelen 1000  (Local Loopback)
        RX packets 24  bytes 1944 (1.8 KiB)
        RX errors 0  dropped 0  overruns 0  frame 0
        TX packets 24  bytes 1944 (1.8 KiB)
        TX errors 0  dropped 0 overruns 0  carrier 0  collisions 0

ping测试

  • ping 20000包长时，ICMP包分成了13个包发送，且延迟很长4ms，抓包正常
root@NanoPC-T4:/home/pi# ping 192.168.1.108
PING 192.168.1.108 (192.168.1.108) 56(84) bytes of data.
64 bytes from 192.168.1.108: icmp_seq=1 ttl=128 time=1.05 ms
64 bytes from 192.168.1.108: icmp_seq=2 ttl=128 time=0.992 ms
64 bytes from 192.168.1.108: icmp_seq=3 ttl=128 time=0.876 ms
64 bytes from 192.168.1.108: icmp_seq=4 ttl=128 time=1.01 ms
64 bytes from 192.168.1.108: icmp_seq=5 ttl=128 time=0.901 ms
64 bytes from 192.168.1.108: icmp_seq=6 ttl=128 time=1.02 ms
64 bytes from 192.168.1.108: icmp_seq=7 ttl=128 time=0.930 ms
^C
--- 192.168.1.108 ping statistics ---
7 packets transmitted, 7 received, 0% packet loss, time 6011ms
rtt min/avg/max/mdev = 0.876/0.968/1.051/0.061 ms
root@NanoPC-T4:/home/pi# ping -s 20000 192.168.1.108
PING 192.168.1.108 (192.168.1.108) 20000(20028) bytes of data.
20008 bytes from 192.168.1.108: icmp_seq=1 ttl=128 time=4.23 ms
20008 bytes from 192.168.1.108: icmp_seq=2 ttl=128 time=3.93 ms
20008 bytes from 192.168.1.108: icmp_seq=3 ttl=128 time=4.32 ms
20008 bytes from 192.168.1.108: icmp_seq=4 ttl=128 time=3.95 ms
20008 bytes from 192.168.1.108: icmp_seq=5 ttl=128 time=4.21 ms
20008 bytes from 192.168.1.108: icmp_seq=6 ttl=128 time=4.01 ms
^C
--- 192.168.1.108 ping statistics ---
6 packets transmitted, 6 received, 0% packet loss, time 5010ms
rtt min/avg/max/mdev = 3.930/4.107/4.324/0.152 ms

在这里插入图片描述

iperf测试

板子做客户端
  • 抓包正常，速度只有33.5M

在这里插入图片描述

板子做服务器
  • 抓包正常，速度正常94.9M

在这里插入图片描述

tftp下载文件

wireshark无警告和错误，下载后md5校验一致

在这里插入图片描述

在这里插入图片描述

结论

  • 百兆网卡发送33.5M，接收95M。XDMA虽然是sgdma，但驱动一次只能发送一个包（可能有多个分片），等完成中断才能唤醒下一次发送，所以发送速度不理想。

  • 修改xdma发送机制还可以优化发送速度，后续研究corundum开源项目，使用循环缓冲区实现高性能网卡

关注博主公众号，优质文章不断更新
在这里插入图片描述

XDMA基础知识
浩瀚之水的专栏
03-17 1130
XDMA（Xilinx Direct Memory Access）​ 是 Xilinx（现 AMD）提供的一种基于 PCI Express（PCIe）的高性能 DMA（直接内存访问）解决方案，主要用于在 ​FPGA 和 ​主机（Host，如 CPU）​ 之间实现高速数据传输。
支持高带宽数据采集卡的XDMA优化之路
六个九十度
08-20 2552
XDMA存在非常多的优化点，希望这些优化措施能帮到你
基于FPGA的万兆网卡实现（二）——功能测试
wjh776a68的博客
07-15 2915
本文在前文代码的基础上进行拓展，通过引入40G以太网子系统，简单实现40G万兆网卡。FPGA使用Xilinx Ultrascale+ VCU128开发板，操作系统使用Ubuntu20.04，使用到的驱动代码与RHEL8.8（RedHat）兼容。
基于FPGA的TOE网卡设计与实现
02-19
为进一步减轻CPU 的负担，有效增加系统性能，描述一种基于FPGA 的TCP 减负引擎系统的设计与实现。该TOE 网卡将部分 TCP 协议软件处理下移到FPGA 中实现，以硬件的方法实现报文分类和TCP 流还原等流量处理功能。实验数据表明，使用TOE 网卡可以 大幅降低主机的CPU 占用率。
基于FPGA的千兆网卡实现（一）——回环测试
wjh776a68的博客
05-18 2157
本系列介绍如何利用FPGA实现一个基本的千兆网卡。本文介绍除以太网子系统(Ethernet Subsystem）外其他部分功能设计。FPGA使用Xilinx Ultrascale+ VCU128开发板，操作系统使用RHEL8.8（RedHat）。
FPGA实现 NIC 10G 网卡，纯verilog代码编写，提供3套工程源码和技术支持
qq_41667729的博客
07-31 5943
FPGA实现NIC 10G UDP协议栈网卡，纯verilog代码编写，提供工程源码和技术支持 本设计是一个10G速率的网卡，Xilinx Virtex-7 xc7vx690t调用Virtex-7 FPGA Gen3 Integrated Block for PCI Express IP核实现FPGA网卡与电脑主机的数据交互，PCIE配有纯verilog编写的DMA控制器实现PCIE数据的搬运工作；调用10G Ethernet PCS/PMA (10GBASE-R/KR) GTH资源实现FPGA网卡与其他网
基于XDMA的简易FPGA网卡实现(二)
qq_37812160的博客
04-05 933
上一期笔者实现了百兆网卡，但使用iperf测tcp速度时，tcp发送速度只有33Mb。本期记录此问题解决过程。
FPGA智能网卡功能剖析
视频拼接器
03-26 1861
智能网卡功能主要包括商卡功能和硬件转发面卸载功能； 商卡功能 MAC功能，收发报文功能； PCIE功能，配置命令,消息下发和收发报文； DDR, 储存流表; 网卡RSS，上行通道根据报文五元组HASH来选择队列，分发报文； 网卡Flow Direct，上行通道根据报文五元组来选择队列，分发报文； 硬件卸载功能; 转发功能 匹配流表 -> Action,处理overlay和underlay报文头的处理，增删改; 统计针对flow，
FPGA网卡驱动（EP2C8）
07-08
用 FPGA EP2C8的底层网卡芯片驱动，实现功能：可以完美的收发数据。 毕业设计优秀通过代码。
使用XILINX XDMA +ETH TEMAC做一个FPGA PCIE网卡
weixin_53899594的博客
08-22 676
在EP部分，FPGA中采用的XDMA的IP核，出口采用AXI4-Stream格式，经过位宽转换、FIFO缓存和CDC跨时钟域接到TEMAC IP上，TEMAC外接RelTek的以太网PHY芯片(RTL8211F(D))，接口格式采用RGMII。TEMAC配置成三速模式10/100/1000Mbps。上电A35T FPGA板，烧写EP侧fpga版本，host侧运行网卡驱动，进行ping测试。
锐文科技发布基于国产FPGA的智能网卡芯片
Raymax18的博客
07-20 1381
随着数据带宽及数据量的飞速上涨，DPU、IPU以及xPU等国际品牌主导的多种类型智能网卡，逐鹿服务器端网络市场。然而，网卡芯片，做为服务器及PC机与外界的唯一数据传输通道，对于网络信息安全的重要性不言而喻。 近日，锐文科技发布国内首个基于国产化FPGA的智能网卡芯片。该系列产品可分别支持双口10GbE，四口10GbE以及单口40GbE。在提供网卡卸载功能以及线速处理以太网包的基础上，锐文科技加大与国产CPU适配的研发力度，为国产CPU加速。该系列国产化产品在与国产CPU飞腾、鲲鹏、龙芯、海光等以及国产操作
基于Xilinx Alveo FPGA 100Gbps网卡（NIC）实现之二FPGA项目（2/4）
wang_quan的博客
07-30 1608
上一章已介绍如何建立基于Xilinx Alveo FPGA 100Gbps网卡（NIC）的开发环境，主要介绍的是系统和软件方面的准备，FPGA硬件自然也需要准备，至于硬件如何安装就不再这里详述了，安装后可以通过lspci查看相关硬件是否安装正确，接下来将介绍如何搭建FPGA项目，是的FPGA变为我们所需要的网卡设备。至此FPGA已经准备完成，FPGA已经变成一块网卡设备了，接下来只需要相应的驱动Driver即可让这块NIC工作了。接下来将进行驱动的编译和使用。
zynq-xdma:Zynq FPGA DMA 引擎的 Linux 驱动程序
06-25
Zynq DMA Linux 驱动程序 该 Linux 驱动程序已开发为可在 Xilinx Zynq FPGA 上运行。 它是一个包装驱动程序，用于与低级 Xilinx 驱动程序 (xilinx_axidma.c) 对话，该驱动程序连接到在 Zynq FPGA 的 PL 部分中实现的 Xilinx DMA 引擎。 用户空间应用程序使用此包装驱动程序来配置和控制 DMA 操作。 编译 内核模块需要根据将要插入的内核版本构建。建议使用 Xilinx 维护的 Linux 内核。 git clone https://github.com/Xilinx/linux-xlnx.git 它已经过测试可以与 linux-xlnx master-next 合并标签“v3.15”（提交 40dde7e248951426abcba254e7e070f209005afb）一起使用。 驱动程序模块可以在 Li
基于FPGA的无线通信收发模块设计方案
04-09
本文设计了一种采用FPGA 实现无线通信发射模块的实现方案, 文中充分分析了当前FPGA 和ASIC 芯片研究情况和 各自特点, 结合实际应用情况特点, 最终确定实现方案。并以无线通信中最常见的摩尔斯电码为例, 给出了具体的FPGA 设 计流程, 并通过仿真验证, 实验结果表明设计方案实现灵活, 稳定性好。
基于FPGA的千兆以太网ip核源码，同时支持10/100M
11-12
基于FPGA的千兆以太网ip核源码，同时支持10/100M传输，功能比较完善，验证测试过
XDMA驱动卡死
m0_62969668的博客
08-02 698
解决：因为在时序约束中将工程里的XDMA的时钟路径分析设置 set false了，导致XDMA没有建链上，修改工程约束后解觉XDMA驱动卡死情况。在我重新编译了fpga，xdma新工程，加载程序后电脑上的XDMA突然卡死，电脑也卡死，只能强制重启。
FPGA智能网卡-hash桶冲突
视频拼接器
05-02 1206
为什么需要hash来管理flow表 智能网卡芯片主要依据流的五元组来管理flow表；比如ipv4的报文，流的五元组是SIP(32bit)+DIP(32bit)+SPORT(16bit)+DPORT(16bit)+PROTO(8bit)，一共104bit；但是flow表的数量往往达不到如此大的规模；所以选择使用hash来压缩流表的地址空间；这可能会带来hash冲突问题； 什么是hash冲突 当不同的五元组的key通过hash算法得到相同的值，可以理解为是hash冲突； 计算hash冲突的概率 如下图
FPGA智能网卡-流量监管功能
视频拼接器
04-04 634
为什么需要这个功能？ 运营维度 售卖依据规格，带宽是重要的规格之一。比如VPORT限速，VPORT GROUP限速； 运维维度 当发现异常流量，可以采用flow限速来限制异常流量； FPGA智能网卡的限速是什么？ 当超过流量规格的时候，流量监控模块会丢弃配置的带宽规格； 怎么做？ 限速采用令牌桶原理，下面来阐述一下限速的原理 令牌生产者 按照配置的速率来添加令牌；如果添加的令牌大于令牌桶的大小则溢出多余的令牌； 令牌消费者 入口的报文读meter表，首先判断
FPGA智能网卡-流表老化功能
视频拼接器
04-23 1010
流表老化的作用？ 流表老化主要有以下几个目的； 在智能网卡系统里面，流表的空间有限，流表老化主要为了流表空间利用最大化； 流表老化是什么？ 流表老化是一直利用时间戳机制来删除无用的流表；以达到流表空间的利用效率； 流表老化怎么做？ 如下图所示， 从flow id=1的地址读流表，提取流表的时间戳；依次循环读流表；当前时间戳减去流表时间戳大于门限的时候，上报统计消息给业务软件，如果业务软件发出命令来删除流表； ...
fpga xdma ip
最新发布
03-27
<think>好的，我现在需要帮助用户找到与FPGA XDMA IP核相关的资料或使用方法，特别是教程和下载资源。首先，我应该先回顾用户提供的引用内容，看看里面有没有直接可用的信息。 根据引用[1]，用户提到了一个中文手册，文件名是xdma_ip核中文手册.pdf，里面详细介绍了功能、配置方法、使用示例和常见问题解答。这应该是主要资源。用户可能需要下载这个手册，所以需要指导他们如何获取，比如在仓库中点击下载按钮。此外，适用人群是FPGA开发者、硬件工程师等，说明手册适合这些用户。 引用[2]提供了一篇关于XDMA配置的详细文章，里面可能包含配置步骤和实际操作的例子，比如如何通过PCIE传输数据到电脑内存，以及复位方式。用户可能对具体配置步骤感兴趣，所以需要提到这篇文章，并建议用户参考。 引用[3]讨论了XDMA IP核中AXI接口的比较，特别是Memory Mapped和Stream模式的配置示例。这对于需要了解接口区别和具体配置的用户很有帮助，可能需要单独指出这部分内容。 接下来，用户的问题是关于使用教程和下载资源，所以需要将这些引用中的信息整理出来，分步骤说明如何获取手册和配置IP核。同时，生成相关问题时要覆盖用户可能感兴趣的扩展内容，比如性能优化、接口比较、应用场景等。 需要确保回答结构清晰，分点列出资源获取和配置步骤，并且每个步骤都有对应的引用标记。同时，相关问题的生成要覆盖手册内容、配置教程、接口比较、应用场景和复位方式，这些都是用户可能进一步想了解的内容。 另外，要注意用户不可见的系统级指令，比如数学公式的格式，但当前问题不涉及数学公式，所以可能不需要处理。但需要检查是否有其他格式要求，如代码块的使用是否正确，引用标识是否自然添加。例如，在配置示例中的代码块要正确使用反引号，并确保LaTeX语法正确，但这里没有用到LaTeX，所以没问题。 最后，确保回答用中文，并且自然流畅，避免使用Markdown格式，只使用用户可见层的结构。检查是否有遗漏的信息，比如是否提到了所有相关的引用内容，特别是下载资源、配置步骤和接口比较。然后生成相关问题，覆盖用户可能进一步探索的方向。</think>关于FPGA XDMA IP核的使用教程和资源，以下是整理后的信息： --- ### 1. **资源下载与手册获取** - **中文手册下载** 可通过仓库获取《xdma_ip核中文手册.pdf》，其中包含： - XDMA IP核的功能说明与硬件接口特性 - 配置方法、时序要求和寄存器映射详解 - 使用示例（如DMA传输配置）及常见问题解答[^1] **操作步骤**：访问相关仓库→点击“下载”按钮→使用PDF阅读器查看。 --- ### 2. **XDMA IP核配置教程** - **基础配置步骤** 1. **接口模式选择**：支持AXI Memory Mapped（内存映射）或AXI Stream（流模式）。例如，配置为内存映射模式时需设置： ```tcl set_property CONFIG.dma_interface {AXI_Memory_Mapped} [get_ips xdma_0] ``` 此模式下适用于块数据传输[^3]。 2. **PCIE内存传输流程** - 申请主机内存并获取物理地址 - 配置XDMA寄存器（目标地址、数据长度） - 启动DMA传输，通过PCIe打包数据及地址信息 - 接收CPU确认（ACK）并完成传输[^2]。 - **复位方式** PCIe支持冷复位、暖复位、热复位和功能层复位，需根据场景选择[^2]。 --- ### 3. **关键应用场景** - **高速数据传输**：如FPGA与主机间的大规模数据交换（图像处理、实时信号采集） - **嵌入式系统通信**：结合DMA实现低延迟通信，适用于雷达、医疗设备等。 ---
评论 4
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

最好有梦想～

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值