通过FPGA axi_quad_spi IP核操作flash的顺序

最新推荐文章于 2025-07-04 10:24:02 发布

benson1013

最新推荐文章于 2025-07-04 10:24:02 发布

阅读量6.5k

点赞数 2

CC 4.0 BY-SA版权

分类专栏： FPGA 文章标签： FPGA

本文链接：https://blog.youkuaiyun.com/qq_32610559/article/details/94480327

FPGA 专栏收录该内容

2 篇文章

订阅专栏

本文详细介绍了SPI通信的初始化过程，包括复位、使能全局中断、配置主机模式、写使能命令、选通及断开从机等步骤，是理解和实现SPI通信的重要参考资料。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

initialize

40:0000_000A 复位

1C:8000_0000 使能全局中断

28:0000_0004 打开发送寄存器(SPI DTR)空中断

Write Enable Command Sequence

step1：

60:000001E6 	主机传输禁止  复位RX、TX FIFO  相位CPHA=0 极性CPOL=0  配置主机模式  使能SPI system

60:00000186 	取消复位RX、TX FIFO

step2：

68:{24'h000000,cmd} 		数据发送寄存器填充命令 0x06:写使能命令

68:{24'h000000,add0}		

68:{24'h000000,add1}		

68:{24'h000000,add2}		填充地址

68:{24'h000000,DUMMY_DATA} 

68:{24'h000000,DUMMY_DATA} 	填充结束

step3：

70:00000000 	选通从机		ps:只需传输第一组数据时操作

step4：

60:00000086 	主机传输允许

等待传输完成......

20:00000004 	清零发送寄存器(SPI  DTR)空标志位

step5：

70:000000001	断开从机 	ps:只需传输最后一组数据时操作

step6：

60:00000186 	主机传输禁止

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

benson1013

关注关注

2
点赞
踩
48

收藏

觉得还不错? 一键收藏
13
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

专栏目录

axi-quad-spi

baitaying的博客

03-18

971

3.设置中断处理函数XSpi_SetStatusHandler(&Spi, &Spi, (XSpi_StatusHandler)SpiHandler);14.Dual模式读SpiFlashRead(&Spi, Address, PAGE_SIZE, COMMAND_DUAL_READ);18.BB方式读SpiFlashRead(&Spi, Address, PAGE_SIZE, 0xBB);19.EB方式读SpiFlashRead(&Spi, Address, PAGE_SIZE, 0xEB);

FPGA axi-quad-spi IP核寄存器说明

徐建邦的博客

07-02

6304

40：(SRR) IP核复位寄存器写入0000_000A复位 60：(SPICR) SPI控制寄存器 Default Value：0x180 [31:10] Reserved [9:9] (LSB First) 0 = MSB first transfer format. 1 = LSB first transfer format. [8:8] (Master Transact...

13 条评论您还未登录，请先登录后发表或查看评论

FPGA程序设计：SPI Flash与UART-VGA集成项目

weixin_36282234的博客

06-27

952

现场可编程门阵列（FPGA）是一种通过编程来配置的半导体设备，拥有在工厂制造时未定义的逻辑功能。它们在电子设计自动化（EDA）工具的帮助下，能够被编程以实现特定的逻辑功能。与传统的专用集成电路（ASIC）相比，FPGA可以在制造后修改其硬件功能，提供了极高的灵活性。假定有一个基于FPGA的项目，需要通过UART接口与外部设备进行通信。该项目可能是一个数据采集系统，需要将传感器数据通过UART发送到PC或其他处理单元，或者是一个远程控制的项目，需要通过UART接收外部的指令。

AXI_Quad_spi的Ip核使用.docx

05-14

介绍AXI_Quad_spi的Ip核的建立及使用方法，以及对IP核的配置说明

Zynq 7020的SPI驱动开发方案

热门推荐

q774318039a的博客

11-06

1万+

目录简介 AXI Quad SPI IP设置寄存器说明 AXI Quad SPI支持的通用命令读flash id 读flash 数据擦除扇区写flash 数据注意事项简介本文简要介绍xilinx 7系的AXI quad spi IP核的使用，主要用于读写boot用的flash(n25q128为例)做在线升级用。本文会略去很多细节，主要是因为我也没有搞得很懂，其次是很多细节可以在其他博客找到介绍。目前为止，我只尝试了使用axi lite接口配置寄存器...

Vivado_AXI Quad SPI_IP核

学无止境

11-18

8463

Vivado AXI Quad SPI IP核的简单应用。

【FPGA】：Axi quad spi

weixin_43778388的博客

06-27

7985

spi

AXI Quad SPI IP核基于AXI-Lite接口的标准SPI设计指南

u011565038的博客

06-08

2590

在标准SPI配置下，SPI设备除了包含基本的SPI特性外，还具备以下一些标准功能

AXI Quad SPI IP核AXI4-Lite接口的部分操作指南

u011565038的博客

06-09

2176

AXI Quad SPI IP核AXI4-Lite接口的部分操作指南

FPGA布局与布线优化：提升AXI_Quad_spi IP核性能的关键技术

![FPGA布局与布线优化：提升AXI_Quad_spi IP核性能的关键技术]...在此基础上，文章提出了一系列针对AXI_Quad_spi IP核的布局与布线优化策略，并通过实际案例展示了优

pg153-axi-quad-spi.pdf

06-28

当我们在设计中使用Zynq SoC或Zynq UltraScale + MPSoC时，可以有两种方法来实现SPI接口：使用PS端的SPI控制器（PS端有两个SPI控制器）在PL端使用配置成标准SPI通信的AXI Quad SPI (QSPI) IP模块我们可以根据应用的要求来选择使用哪种方法实现SPI控制器。两种SPI的实现方式都支持四种SPI模式，并且都可以作为SPI主设备或SPI从设备。下表列出了它们之间的一些差异：

xilinx axi quad spi flash ip使用

wangyabin121的博客

04-24

3493

设备类型是混合的，支持winbond，micron，spansion，macronix共有的命令。一般来说，non-xip模式下，由于可以通过寄存器配置来实现给出一个地址得到一大段的数据的操作，只要配置得当，数据读取的速率是会比xip模式下快的。但是不同公司的SPI controller的寄存器配置肯定是不同的，完全使用寄存器配置的形式进行读取操作对于软件迁移的成本会比较大。读ID指令为9F，读几个数据就写几个dummy数据，读fifo的第一个数据是FF，因为写指令占用了，第二个数据开始才是想要的数据。

axi_quad_spi

ToFPGA的博客

01-24

5460

xilinx 官方IP axi_quad_spi 的使用说明及示例工程

AXI Quad SPI IP核AXI4接口下的三种操作模式

u011565038的博客

06-07

1479

当选择Enable Performance Mode选项时，AXI4接口包括在内。在该模式下，IP核可以在增强模式下操作（未选择启用XIP模式）或XIP模式（选择启用XIP模式）。在性能模式下，AXI4接口用于在DTR和DRR位置的突发事务。

基于FPGA的flash分区实现多功能转换（icap核）

Headogerz的博客

08-31

4127

1.前文提到通过硬件代码描述可以将程序固化到flas中，但是只能实现单一功能，无法实现多功能切换。本文通过调用ise的ip核，固化代码实现流水灯与呼吸灯的切换。 2.这次的联系，主要是为了下次的在线升级的多种功能综合做铺垫。如果只是为了实现这种转换，利用状态机也可以实现，icap可以将flash实现功能分离。实现多个功能不在需要下载器下载。 3.练习代码如下： module icap_ct...

linux clock()_【ZYNQ实战】利用AXI Quad SPI快速打通Linux至PL端SPI从设备

weixin_39976251的博客

11-24

1480

关注、星标嵌入式客栈，精彩及时送达[导读] 前面写过篇介绍ZYNQ基本情况的文章，今天来肝一篇实战文章介绍AXI quad SPI 使用方法，如果你正使用ZYNQ的这个IP，希望对你有所帮助。初识AXI quad SPI 自《PG153 AXI Quad SPI v3.2》支持：Legacy Modestandard mode: 准SPI通常就称SPI，它是一种串行外设接口规范，有4根通...

Xilinx学习--AXI Quad SPI v3.2

weixin_38384271的博客

11-07

3855

AXI QSPI(Quad Serial Peripheral Interface) IP 提供串行接口连接SPI从设备，支持Standard(单线)、Dual(双线)、Quad(四线)。突发传输：也称为数据突发，在通信领域一般指在短时间内进行相对高带宽的数据传输。相邻的存储单元连续进行数据传输的方式，连续传输的周期数就是突发长度（Burst Lengths）。在突发传输模式下，多个数据单元当做一个单元（相当一个数据块）来传送，从而提高了传输效率。