- 博客(14)
- 收藏
- 关注
RSS订阅原创 帮我用Verilog写一个能将脉冲信号往后打任意拍的代码，要求打拍次数参数化
在Verilog中，若要实现一个脉冲信号的延迟功能，并且支持参数化的延迟拍次（即脉冲延迟的次数），可以通过计数器来控制延迟的次数。你可以设计一个模块，接受输入脉冲信号，并根据设置的延迟拍次数产生相应的延迟输出。这段代码会根据输入的pulse_in脉冲信号产生一个延迟8个时钟周期的脉冲信号。
2025-11-26 10:42:18
114
原创 【无标题】
以下是一个位宽和深度可配置的通用移位寄存器 Verilog 代码，支持同步移位、异步复位、可配置移位方向，同时兼容串行输入 / 并行输出（SIPO）和串行输入 / 串行输出（SISO）模式。时序特性：移位操作在clk上升沿执行，s_out的输出延迟为DEPTH个时钟周期（即输入数据经过DEPTH次移位后从s_out输出）dout：并行输出（数组形式，深度 = DEPTH，每位宽 = WIDTH，可直接读取各级寄存器值）DEPTH：移位深度（默认 4 级），即寄存器级数（如 8 级、16 级移位）
2025-11-24 13:48:21
392
原创 帮我写一个tcl脚本，要求能够将bin文件（文件在路径/home下）里面的十六进制数据读出来并组合到一起
【代码】帮我写一个tcl脚本，要求能够将bin文件（文件在路径/home下）里面的十六进制数据读出来并组合到一起。
2024-10-17 14:07:16
233
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人