[PRO_A7]SGMII IP工程（基于vivado 2022.2）

原创 已于 2024-12-20 10:45:11 修改 · 1.2k 阅读 · 9 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#fpga开发 #嵌入式硬件

于 2023-12-20 00:09:17 首次发布
本文介绍了在PRO_A7平台上进行SGMII相关硬件配置，包括工程的导入、生成bit文件，IP配置选择serdes，以及如何将bit文件下载到板卡并运行测试工具的过程。

关于SGMII基本相关知识就不做叙述，直接上程序

硬件:PRO_A7

示例工程生成

1,打开Tcl shell,输入命令

 cd H:/PRO_A7
source  ./designs/SGMII/project.tcl

2,等待工程生成，并生成bit文件

3,build 里面存放生成的工程文件，打开如下

4 IP配置

       

选择SGMII,使用serdes。两个sgmii配置下图页面稍有不同

5 将bit文件下载至板卡中,运行测试工具

        

6，板卡硬件

UDP_千兆光通信（三）1G/2.5G Ethernet PCS/PMA or SGMII IP核
lzr232的博客
01-17 2023
本文研究了1G/2.5G以太网PCS/PMA和SGMII IP核的应用。主要内容包括：1）IP核配置选项，如MAC选择（PL端或PS端）、速率（1G或2.5G）、标准（1000Base-X或SGMII）及功能设置；2）详细解析了IP核接口，包括时钟复位、GMII数据接口等关键信号；3）重点说明independent_clock_bufg（200MHz独立时钟）、signal_detect（物理信号检测）和Configuration_Vector（工作模式配置）等特殊接口的使用方法。该IP核可实现光纤（100
使用VIVADO 2019.1 搭建以太网接口
qq_44641513的博客
03-21 8155
以太网 MAC+SGMII->GMII接口转换 以FPGA V7为例，搭建一个千兆以太网接口。运行环境为Vivado2019.1。板卡的FPGA V7与千兆网口芯片采用SGMII互联，最终实现FPGA与上位机之间的千兆网卡通信，实际实现时，V7采用MAC + GMII ->SGMII的结构。SGMII接口使用1G/2.5G Ethernet PCS/PMA or SGMII ip核，MAC层使用Tri Mode Ethernet MAC ip核。 由于MAC层IP不支持SGMII接口，因此需要G
FPGA千兆以太网SGMII接口配置实战
最新发布
w13438108172的博客
09-01 1229
本文介绍了基于Xilinx FPGA的SGMII接口网络数据获取方案。采用1G/2.5G Ethernet PCS/PMA和Tri-Mode Ethernet MAC IP核实现，详细说明了IP核配置要点：多个SGMII端口共享GTX时钟组、MDIO配置问题、强制千兆模式设置等。在xc7z045芯片上验证了四路SGMII端口的收发功能，数据显示正常。遗留问题包括未验证自适应功能及MDIO配置异常待解决。该方案为FPGA实现高速网络接口提供了可行参考。
自协商SGMII_IP核例化篇
weixin_39673080的博客
01-27 1万+
自协商SGMII_IP核例化篇前言工程简介前端IP核例化速率和模式核配置Shared LogicQ0模块接口后端IP核例化核配置Q1模块接口顶层模块异步FIFO自协商总结 前言 本篇主要介绍该IP核的“使用”，和实际项目工程，为下一篇的设计和板上调试做做准备工作，这个“使用”可不像BRAM、DSP核那么简单了，使用的过程中还是有很多坑要踩的；主要参考是该核的手册pg047，代码来源于生成的Exam...
sgmii ipcore link不成功调试经验
acceler86的博客
10-29 2700
问题描述 在工程中，需要在pl端例化多个sgmii ipcore用于网络接口数据传输，例化时，会使用bank中的例化的一个sgmii ipcore作为master，例化的其他sgmii ipcore作为slave，master使用输入差分clock作为refclk，slave使用master输出的gtrefclk作为其输入refclk；实际上板调试时，发现在不同板卡上 ，有些sgmii ipcore不能正常工作，AN不成功，通过ila抓sgmii ipcore status，发现时常有rxdisperr..
k7 sgmii 千兆ip核 例化
01-17
该工程是在vivado2018.2上点用千兆ip核1g/2.5g pcs/pma ethernet 实现千兆网口的例化，配置寄存器都已设置好，可在k7的板子上直接使用
88E1512配置SGMII to 1000BASE-T模式.docx
07-20
88E1512配置SGMII to 1000BASE-T模式.docx
sgmii_latest[1].tar.gz_SGMII接口_sgmii_sgmii_latest_sgmii_latest.t
07-13
这个工程应用于千兆网传输的物理代码子层，同时也用于SGMII接口。两者不同之处是自动协商时链接定时器和控制信息。
kc705_temac__to_sgmii.zip_KC705 SGMII_KC705例程_sgmii XILINX_tema
07-13
xilinx KC705开发板中SGMII接口的程序，保证能用，特别好的资源，对调千兆网的朋友很有用
Vivado 2018.2下实现千兆网口的K7 SGMII IP核配置
综合以上知识点，可以看出在Vivado 2018.2环境下，使用千兆IP核来例化KC705开发板上的Kintex-7 FPGA芯片，可以实现一个千兆网口的功能。通过预先配置寄存器，可以使得该千兆网口在实际硬件上直接使用，而无需进行...
sgmii.rar_SGMII_sgmii
09-24
这个"sgmii.rar_SGMII_sgmii"压缩包包含的资源很可能是针对SGMII接口的开发实例，对于想要深入理解和应用SGMII技术的学习者来说是非常有价值的。 SGMII的主要特点和优势包括： 1. **高速传输**：SGMII支持1Gbps的...
ZYNQ-Linux开发之（二）Vivado工程搭建、Block Design设计搭建、PS、PL的IP核的使用配置
qq_38584212的博客
07-02 9090
其他可能需要配置的是PL Fabric Clocks，根据之后添加PL的IP核所需的时钟确定，比如本工程的PL的IP核中有的需要100M时钟，有的需要200M时钟，有的需要125M时钟，还有的需要10M时钟，则可按下图设置，对于精度要求不高的IP核，还可以通过添加时钟的IP来进行时钟的倍频实现需要的时钟。4. SD有两个可选，一般设计中SD0为SD卡槽，SD1为EMMC，若为板卡存在EMMC芯片则SD0和SD1都需要勾选，无论是否有EMMC，SD0都是必须选择的。
【JokerのKCU105】SGMII。
Joker_是小王的博客
05-29 2616
软件环境：vivado 2019.1 硬件平台：KCU105 我之前一直以为，SGMII只能走GT BANK使用SFP口，直到很偶然的情况下，我发现了居然在普通的BANK走LVDS也行，不信邪的我一直想要试一试，恰巧我的一个好哥们儿（无中生友…）手上就有一块KCU105，接下来就记录下整个调试过程。 在建立工程时候直接选择Board，然后搜索KCU105就行。 新建block design，因为是基于KCU105的模板工程，所以IP的设定有更简单的操作，在最上方选择board，将DDR4 SD
以太网详解（三）FPGA 以太网 IP 配置（Quartus 平台）
s1_mple的博客
12-20 2424
本文档主要介绍GRMII、RGMII、SGMII接口Quartus平台Triple-Speed Ethernet Intel FPGA IP的配置和注意事项。Quartus平台版本为Quartus Prime Pro 22.3。FPGA器件为Arria 10。硬件模式为1000BASE-T。
SGMII（Serial Gigabit Media Independent Interface）详解
SDJ_success的博客
02-26 3963
采用差分串行信号，将数据线从GMII的8位减少到1对（发送） + 1对（接收），显著节省PCB面积。在PHY芯片电源引脚附近布置0.1μF（高频）和10μF（低频）电容，滤除噪声。使用低抖动晶振（如±50ppm）提供125MHz参考时钟（若PHY需外部时钟）。：通过嵌入时钟与数据编码技术，支持1Gbps速率（信号速率1.25Gbps）。：SGMII扩展支持2.5G/5G/10G（如SGMII+、USGMII）。：适合背板或光模块应用，传输距离可达数米（铜缆）或千米（光纤）。
XILINX SGMII千兆以太网 (2)
热门推荐
abcdef123456gg的博客
09-04 2万+
参考PG047 The LogiCORE™ IP 1G/2.5G Ethernet PCS/PMA or Serial Gigabit Media Independent Interface (SGMII) core provides a flexible solution for connection to an Ethernet Media Access Controller (MAC)...
1G/2.5G Ethernet PCS/PMA or SGMII应用过程
qq_28319377的博客
01-22 3304
（3）外部PHY芯片的SGMII接口，连接到专用bank225上（即专用收发器上）。必须按照上图中配置，否则会导致sgmii接收不到数据。其中信号an_restart_config表示再次配置这些接口信息，上升沿有效。使用原因：为了节省FPGA的pin,使用千兆网口dp83867e芯片的SGMII模式。（2）在工程中使用了具有sgmii接口的PHY芯片，所以选择SGMII标准。（5）该配置很关键，必须选择SGMII PHY Mode。应用场景：FPGA+dp83867e+pc。
1G/2.5G Ethernet PCS/PMA or SGMII
sqzjiayou的博客
05-17 1万+
SGMII即Serial GMII，串行GMII，收发各一对差分信号线，时钟频率625MHz，在时钟信号的上升沿和下降沿均采样，所以总的数据速率为1.25Gbps=625Mbps*2。参考时钟RX_CLK由PHY提供，是可选的，主要用于MAC侧没有时钟的情况，一般情况下，RX_CLK不使用。收发都可以从数据中恢复出时钟。在TXD发送的串行数据中，每8比特数据会插入TX_EN/TX_ER 两比特控制信息，同样，在RXD接收数据中，每8比特数据会插入RX_DV/RX_ER 两比特控制信息。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值