- 博客(130)
- 收藏
- 关注
RSS订阅原创 FPGA的LVDS接口电压
在新设计中优先使用HP Bank的1.8V LVDS，以获得更好的性能和功耗特性。：在HP Bank使用LVDS_25标准，或在HR Bank使用LVDS标准。用于确定具体器件的哪些Bank是HP Bank，哪些是HR Bank。将Bank的VCCO电源电压设置为对应LVDS标准要求的电压。在Vivado中正确设置I/O标准和电压，否则无法正常工作。同一FPGA中可能同时包含HP Bank和HR Bank。每个Bank的VCCO必须独立供电，并严格符合电压要求。，取决于使用的Bank类型。
2025-11-02 12:52:17
1007
1
原创 什么是共模电平
不正确的终端匹配会引起信号反射，不仅影响信号完整性，还可能改变局部的共模电平。：一个3.3V LVDS驱动器的V_OCM典型值为1.2V，而接收器的V_ICMR通常为0V至2.4V，兼容性良好。如果驱动器和接收器共享同一个电源和地，它们的共模电平通常是兼容的。接收器（坐在轿子里的人）只关心轿子摇晃的幅度和方向（差分信号），而不太关心轿子离地有多高（共模电平），的两个信号端（正端D+和负端D-）上，相对于一个公共参考点（通常是地GND）所共有的。在电路设计中，对共模电平的考量是保证系统稳定性和可靠性的关键。
2025-11-01 17:31:42
713
原创 交流耦合和直流耦合
麦克风输出的信号可能有一个2.5V的直流偏置，上面叠加着几十毫伏的音频信号。直流耦合无需额外的电容，电路更简单，成本更低。对于低频或直流信号，使用交流耦合需要非常大的电容才能获得良好的低频响应，这会增加成本和电路板面积。例如，测量一个在2.5V直流上叠加了100mV纹波的电源，您会看到一条在2.5V基准线上波动的波形。，允许双方使用各自独立的供电和地参考，只关注信号的跳变（0和1的变化），极大提高了系统的兼容性和可靠性。：如光电二极管的输出，其变化非常缓慢，几乎可以看作是直流信号，必须用直流耦合测量。
2025-10-26 18:29:31
964
原创 FPGA的时钟输入和JESD204B 接口对时钟的要求
选择支持JESD204B的时钟发生器（如TI的LMK系列，ADI的HMC系列），它们能产生超低抖动的器件时钟和与之严格同步的SYSREF信号。设计JESD204B系统时，时钟质量是成功的第一要素，必须从芯片选型和PCB布局阶段就给予最高优先级的重视。（区域时钟）的引脚。这些引脚有专用的、低抖动的路由路径直接连接到时钟管理模块（CMT）和全局时钟缓冲器。器件时钟的抖动会直接传递给GTX收发器的串行数据，增加接收端的误码率（BER）。JESD204B接口的时钟架构是其实现同步的关键，也是设计中最复杂的部分。
2025-10-19 21:10:50
1259
原创 温补晶振（TCXO）
5G基站要求频率误差≤±50ppb（0.05ppm），TCXO提供±0.1ppm稳定度保障同步精度。采用OCXO恒温晶振（稳定度±5ppb）为参考，TCXO（±0.1ppm）作为备用时钟。蜂窝模块采用TCXO（±0.5ppm），Wi-Fi/蓝牙采用普通晶振（±25ppm）示例：C_L=10pF，ΔC=0.5pF → Δf/f₀≈-2.5%（需精确匹配）示例：Δf/f=1ppm，t=1ms → Δd=300米 → 补偿后降至3米。TCXO频率稳定度±0.5ppm，对应定位误差<2.5米（与卫星时钟同步后）
2025-09-08 23:27:21
1267
原创 深入解析ADC芯片
类型精度范围速度范围功耗适用场景SAR12-18位<50mW工业控制/电池设备Σ-Δ16-32位1-100kSPS10-100mW高精度测量Pipeline10-14位100M-5GSPS200-800mW通信/雷达Flash6-10位>1GSPS>1W超高速采集高速选Pipeline，高精选Σ-Δ，均衡选SAR，极速选Flash。通过精准选型+严谨设计，可释放ADC芯片95%的标称性能。
2025-08-31 16:21:02
1520
原创 CPLD与FPGA
CPLD与FPGA如同数字世界的“瑞士军刀”与“超级计算机”——前者以简洁可靠应对控制挑战，后者以澎湃算力征服数据洪流。在边缘计算爆发的今天，明智的工程师会为温度传感器选择$1的CPLD管理I2C，同时用$1000的FPGA加速神经网络，让每分预算都迸发极致效能。由可编程与阵列（AND Plane）+ 固定或阵列（OR Plane）构成，逻辑深度通常≤20级。：I/O资源占比高达60-80%（如Xilinx XC9500系列）。：包含可编程逻辑单元（CLB）、DSP块、BRAM等异构资源。
2025-08-25 23:00:00
1417
原创 SNDR：高精度ADC系统的综合性能标尺
SNDRdB10log10PnoisePdistortionPsignalSNDRmax6.02N1.76其中N为ADC位数，实际值受噪声和失真限制ENOB6.02SNDR−1.76SFDRSNDRSNR。
2025-08-24 20:20:07
1159
原创 ADC系统中的信噪比(SNR)
是衡量模数转换系统精度的核心指标，定义为SNRdB10log10PnoisePsignal20log10Vnoise,RMSVsignal,RMSSNRideal6.02N1.76其中N为ADC位数（如16位ADC的理想SNR=98.1dB）ENOB6.02SNRactual−1.76ENOB（有效位数）反映ADC实际性能，如SNR=74dB时16位ADC的ENOB仅12位。
2025-08-23 21:17:12
1654
原创 EDMA（增强型直接内存访问）技术
当传统DMA在GB/s带宽前疲态尽显时，EDMA以多通道并发和智能预处理擎起TB级数据传输的大旗，成为高性能嵌入式系统的基石。ADC采样 → EDMA（通道1）→ DDC处理 → EDMA（通道2）→ DSP分析。（t_setup≈10ns，t_data=传输时间，利用率>90%）独立存储每个通道的传输参数（源/目标地址、长度、链接指针），实现。传输完成自动触发下一任务，消除软件调度延迟（节省5-10μs）：外设（如ADC）或软件发出传输请求（EVT=12）
2025-08-17 17:59:15
813
原创 DDR中的POD与ODT
POD与ODT是DDR高速化的“双引擎”——POD重构电压域以降低能耗，ODT重塑阻抗域以消除反射。在DDR5-6400的6.4Gbps速率下，0.5Ω的ODT偏差或15mV的VTT波动足以引发误码率飙升，唯有将电压控制与阻抗匹配的协同推向极致，方能驾驭数据洪流。控制器驱动DQ线，低电平时NMOS下拉至0V，高电平时释放总线由ODT电阻上拉至VTT。消除反射（Γ = (R_ODT - Z0)/(R_ODT + Z0) ≈ 0）DRAM端启用ODT，控制器端关闭（反射能量被DRAM吸收）
2025-08-10 21:14:11
1674
原创 SFDR：高速ADC系统的无杂散动态范围核心指标
SFDR是指ADC满量程正弦波输入信号的均方根（RMS）幅度与输出频谱中最大杂散分量（不包含直流和谐波）的RMS幅度之比，通常以分贝（dBc）或相对于满量程的分贝（dBFS）表示。其数学表达式为：输入基波信号在ADC输出频谱中的幅度。输出频谱中幅度最大的杂散分量（非谐波、非直流）的幅度。A_FSADC满量程输入信号对应的幅度。关键内涵：SFDR关注的是除预期信号和固有谐波失真外的杂散信号。这些杂散可能来源于：时钟抖动/相位噪声引起的非谐波杂散电源噪声调制产生的边带数字开关噪声耦合（串扰）
2025-07-20 21:37:16
1611
原创 巴伦：ADC差分输入系统的单端-差分转换与共模抑制核心
巴伦本质上是宽带（或窄带）射频变压器或基于传输线/集总元件的平衡-不平衡转换电路。端口1 (Port1)：单端端口 (Unbalanced Port)- 通常设计为连接特性阻抗（如50Ω）的单端信号源（如天线、射频放大器、信号发生器）。该端口一端是信号线，另一端是地（GND）。端口2 (Port2) 和 端口3 (Port3)：差分端口 (Balanced Ports)- 通常设计为连接具有特定差分阻抗（如100Ω, 200Ω）的差分负载（如差分ADC输入、差分放大器、混频器）。
2025-07-10 00:12:55
3032
原创 环路滤波：精密ADC时钟系统的相位噪声净化器
环路滤波特指在锁相环（PLL）电路结构中，位于相位频率检测器（PFD）输出端与压控振荡器（VCO）输入端之间的低通滤波网络。它的核心使命是处理PFD产生的误差信号，并将其转化为控制VCO频率/相位的直流或慢变模拟电压。比较参考时钟 (Ref Clk) 和分频后 (/N) 的VCO输出时钟 (FB Clk) 的相位/频率差，产生代表相位误差的脉冲信号 (UPDN将PFD的UPDN数字脉冲转换为电流脉冲 (I_pump) 输出。UP脉冲输出正电流（增加VCO频率），DN脉冲输出负电流（减小VCO频率）。
2025-07-07 23:45:19
1299
原创 π型衰减器：ADC信号链中的阻抗匹配与功率控制基石
π型衰减器是一种由三个精密电阻构成的无源二端口网络，其拓扑结构形似希腊字母“π”（Pi）。它通过在信号路径中引入可控的能量损耗，实现信号幅度的精确衰减，同时维持输入与输出端口的阻抗匹配。R1输入 (Z0) o-----┳━━━━━━┳-----o 输出 (Z0)┃ ┃R2 R2'┃ ┃GND串联电阻，位于输入与输出之间。两个并联电阻（通常取值相等，即R2 = R2'），分别连接在输入/输出端与地（GND）之间。π型衰减器的设计目标是使其输入阻抗和输出阻抗在衰减状态下。
2025-07-06 00:15:10
1831
原创 数控衰减器：精密ADC系统中的智能增益控制中枢
数控衰减器是一种基于半导体工艺（如GaAs pHEMT、CMOS、SiGe）或 MEMS 技术制造的微波/射频/高速模拟器件。其核心功能是根据外部输入的数字控制字（二进制代码），在信号通路上提供精确可控、步进可调的信号幅度衰减。其本质是一个由数字信号控制的精密无源（或有源）电阻网络与高速开关阵列的组合体。基本工作原理：接收来自微控制器（MCU）、FPGA 或 DSP 的数字控制信号（通常为并行或串行格式，如 SPI、I2C）。
2025-07-01 00:20:53
1287
原创 高线性低噪放：精密ADC信号链的守护者
最小化放大器自身引入的随机噪声，确保微弱的输入信号不会被噪声淹没。噪声性能通常用噪声系数（NF）或输入参考噪声电压密度（en）和输入参考噪声电流密度（in）来衡量。能够在大幅度输入信号下，精确地放大信号而不引入明显的非线性失真。线性度主要通过谐波失真（THD, THD+N）交调失真（IMD）以及关键指标输入三阶交调点（IIP3）和1dB压缩点（P1dB）来表征。简而言之，HL-LNA 就是在不“污染”（低噪声）和不“扭曲”（高线性）信号的前提下，将信号放大到适合后续ADC采样的最佳电平的精密放大器。
2025-06-22 21:27:37
1101
原创 FPGA中的DMA技术
DMA之于FPGA，如同输油管道之于发动机——虽不参与燃烧，却决定了能量输送的效率和纯度。在FPGA中，DMA控制器作为独立硬件单元，通过总线仲裁接管内存访问权限，实现高效数据搬运。ADC → JESD204B IP → AXI DMA → DDR4 → PCIe → 主机。MM2S（Memory to Stream）：内存→FPGA数据流。S2MM（Stream to Memory）：FPGA数据流→内存。时钟升频：100MHz → 250MHz（需时序收敛）
2025-06-15 11:43:20
2020
1
原创 高速隔直电容设计
10nF电容在28GHz（PCIe 6.0 Nyquist）时|Z_C|=0.57Ω →。：发送端输出阻抗通常较低（20–40Ω），电容引入的容抗易引发反射（ΔZ可达5–10%）3M C-Ply薄膜：厚度10μm，ε_r=20 → 单位面积电容5nF/mm²。示例：10G以太网（f_min=1MHz, Z_0=100Ω）→。：接收端输入阻抗高（>50kΩ），电容引入的阻抗变化<0.1%（100nF电容在10GHz时|Z_C|≈0.16Ω）并联双电容（如10nF+100nF），拓宽低阻抗频带。
2025-06-14 18:46:16
1051
原创 过孔残桩对高速PCB的影响
示例：FR4板材（ε_r=4.2），L_stub=1.5mm → f_res≈19.4GHz。：12层板厚2.0mm，信号从L1→L5（深度0.6mm），残桩长=1.4mm。实测：10Gbps信号通过1.2mm残桩，抖动增加15ps（占UI的15%）示例：10层板厚1.6mm，优先选用L3→L8换层（残桩长0.8mm）残桩引入容性负载（约0.1-0.5pF），导致阻抗下降10-20%：比原过孔大0.2-0.4mm（如原孔0.3mm→背钻0.5mm）（c为光速，L_stub为残桩长度，ε_r为介质常数）
2025-06-12 22:56:58
1429
原创 DDR供电设计中的VTT与VREF作用和区别
VREF（参考电压）定义：为数据接收端（Receiver）的比较器提供电压基准，用于判断逻辑"0"和"1"。电压值（DDR4标准中VDDQ=1.2V → VREF=0.6V）精度要求：±1%以内（如DDR5要求±0.5%），温度漂移<±10mV。VTT（终端电压）定义：为并行终端电阻（通常47Ω）提供上拉电压，抑制信号反射。电压值电流能力：需支持峰值电流≥3A（DDR4双通道64位总线）。
2025-06-08 18:56:05
2884
2
原创 高速PCB设计中圆弧布线是否必要
圆弧布线如同高速信号的“流线型车身”，在突破技术边界时不可或缺，但对常规应用需避免过度设计。例如：FR4板材上0.2mm线宽直角拐角，局部电容增加约20%，引发阻抗突变（ΔZ可达±10%）。示例：100Ω差分线，t_rise=10ps，v_p=15cm/ns → R_min≈0.33mm。5G NR射频前端/雷达芯片互连，波长λ≈5mm（60GHz），任何不连续导致严重相位误差。（W_eff为等效宽度，L_corner为拐角长度，d为介质厚度）传统蚀刻工艺下圆弧边缘粗糙度（Ra）≥5μm，导致阻抗波动。
2025-06-04 23:31:27
1497
原创 什么是阻抗匹配
阻抗匹配指通过设计使信号源阻抗（ZS）、传输线特性阻抗（Z0）与负载阻抗（ZL）相等，以最大化功率传输并消除信号反射。其核心目标是在高频电路中维持信号完整性。反射系数公式当 ZL=Z0ZL=Z0 时，Γ=0，反射能量为零。功率传输公式（当 ZS=ZL∗ZS=ZL∗ 时成立，RS为源电阻）必要性：消除反射、最大化功率传输、抑制噪声的本质需求；方法体系：从经典L型网络到现代有源调谐，覆盖DC至THz频段；应用价值：在高速数字、射频、功率系统中直接决定性能上限；未来演进。
2025-06-02 14:57:57
1880
原创 什么是特性阻抗
高频电路优先选用低介电常数（εr）和低损耗角正切（tanδ）材料，如Rogers RO4350B（εr=3.48）。介质厚度（h）与线宽（w）的比值决定阻抗，需通过仿真工具（如Polar SI9000）优化。反射导致信号振铃（Ringing）、过冲（Overshoot）和时序抖动（Jitter）。：DDR5要求特性阻抗控制为40Ω（差分线）或50Ω（单端线），误差±5%。1oz铜厚（35μm）与0.5oz铜厚（17.5μm）对阻抗影响显著。其中，L 为单位长度电感（H/m），C 为单位长度电容（F/m）。
2025-05-31 21:04:04
2067
原创 什么是总线接口
（例如：PCIe 4.0 ×16通道，16GT/s速率，128b/130b编码 → 16 × 16GT/s × (128/130) ≈ 252Gbps）（例如：DDR5-6400，64位总线，传输效率≈85% → 64b × 6.4GHz × 0.85 ≈ 435GB/s）：标准模式（100kHz）、快速模式（400kHz）、高速模式（3.4MHz）。：SCLK（时钟）、MOSI（主出从入）、MISO（主入从出）、SS（片选）。：中心节点（如交换机）连接各设备（如Ethernet），扩展性强。
2025-05-25 18:48:13
1218
原创 串扰与反射对信号完整性的影响
随着数据速率向56Gbps及以上迈进，串扰与反射管理将更加依赖先进技术（如PAM4编码、硅光子互连），推动硬件设计向更高性能与集成度发展。串扰与反射共同作用时，可能导致眼图闭合（Eye Closure），误码率（BER）显著上升。：高频下介质材料（如FR4）的损耗角正切（tanδ）增大，信号衰减加速。避免过孔阻抗突变，采用背钻（Backdrill）减少残桩（Stub）。：信号线间电场相互作用，与电压变化率（dV/dt）相关。：信号线间磁场相互作用，与电流变化率（dI/dt）相关。
2025-05-24 18:46:36
1453
原创 高速信号处理中的去加重、预加重与均衡技术
未来，随着新材料（如硅光子）与算法（如AI驱动均衡）的发展，这些技术将继续推动高速互连的性能边界。在高速数字通信系统中，信号在传输过程中会因信道损耗（如趋肤效应、介质损耗）和反射等因素导致高频成分衰减，引发码间干扰（ISI）和信号失真。对信号的高频成分进行增强的技术，通过补偿信道对高频的衰减，确保信号到达接收端时整体频谱平坦。PCIe Gen4中，发送端采用去加重（3.5dB），接收端使用CTLE+DFE联合均衡，以支持16GT/s速率。为预加重系数（通常0.2-0.6），延迟时间为符号周期（如1UI）。
2025-05-22 23:55:10
1984
原创 常见高速电路设计与信号完整性核心概念
随着信号速率向56Gbps+迈进，信号完整性的挑战将持续升级，推动新材料（如Low-Dk介质）与新技术（如PAM4编码）的应用。当信号频率或边沿速率足够高时，互连线的长度与信号波长可比拟（通常为信号上升时间的1/6以上），此时需将互连视为传输线，而非理想导线。低频（10-100μF） + 中频（0.1μF） + 高频（1nF）电容并联覆盖宽频段。（k为常数，I为电流，l为导线长度，f为频率，r为距离）（h为介质厚度，w为线宽，t为铜厚，单位：mil）：Γ=1（开路）或Γ=-1（短路），导致信号振荡。
2025-05-20 23:59:34
977
原创 SRIO（Serial RapidIO）握手流程
其核心协议基于包交换（Packet-Switched）架构，支持直接内存访问（DMA）、消息传递和多播通信，广泛应用于无线通信、军事雷达、医疗成像等领域。：将数据封装为事务层包（Transaction Layer Packet, TLP），包含目标地址、源地址、事务类型（如NREAD、NWRITE）及负载数据。支持1.25Gbps、2.5Gbps、3.125Gbps、5Gbps、6.25Gbps等速率，实际速率根据设备能力动态匹配。支持点对点、星型、网状拓扑，可通过交换机（Switch）扩展多节点通信。
2025-05-18 17:14:04
1812
原创 什么是PMBus
（例如：VDD=3.3V，V_OL=0.4V，I_OL=3mA → R_pullup ≤ 967Ω，常用4.7kΩ）。通过PMBus协商USB PD（Power Delivery）协议的电压/电流（如5V/3A至20V/5A）。：设置输出电压（VOUT_COMMAND）、电流限制（IOUT_OC_FAULT_LIMIT）。数据中心中，通过IPMI（智能平台管理接口）集成PMBus，实现电源的远程监控与固件升级。过压（OVP）、过流（OCP）、过温（OTP）保护的阈值可通过命令动态设置。
2025-05-17 17:19:41
2499
原创 什么是SMBus
是一种基于I²C（Inter-Integrated Circuit）协议的轻量级两线制串行通信总线，由Intel于1995年提出，主要用于低带宽系统管理任务，如电源管理、温度监控、设备状态检测等。：SMBus物理层与I²C兼容（两线制：SDA-数据线、SCL-时钟线），但协议层扩展了严格的时序、地址分配和错误检测机制。：仅需SDA（数据线）和SCL（时钟线），支持多主从设备（最多128个地址）。：基于SMBus的扩展协议，支持更复杂的电源管理命令（如调整电压/频率曲线）。
2025-05-16 21:47:44
2270
原创 串行接口与并行接口
单通道信号频率可达数十GHz（如PCIe 6.0的64GT/s），通过编码技术（如PAM4）进一步提升有效带宽。：PCIe（显卡、SSD）、USB 3.2（20Gbps）、Thunderbolt 4（40Gbps）。：支持高级编码（如8b/10b、64b/66b）和链路聚合（如PCIe ×16通道）。：差分信号（如LVDS）抑制共模噪声，传输距离长（如SATA电缆可达1m）。64b/66b编码（效率97%），128b/130b编码（效率98.5%）。：以太网（10GBase-KR）、HDMI（视频传输）。
2025-05-15 21:51:52
1319
原创 什么是M.2接口
M.2接口通过高速率、紧凑设计和多协议兼容性，彻底改变了存储与扩展设备的形态，成为现代PC、嵌入式系统的核心接口。Wi-Fi 6/6E网卡（如Intel AX210，支持2.4G/5G/6GHz频段）。（Socket 2）：支持SATA、PCIe ×2、USB等协议，多用于无线网卡。（M.2 SSD仅占主板面积的5%-10%，而2.5英寸硬盘占30%以上）。（Socket 3）：支持PCIe ×4和NVMe协议，专为高性能SSD设计。：基于PCIe的优化协议，减少延迟，提升IOPS（随机读写性能）。
2025-05-15 00:17:05
4424
原创 内存中的“BANK”
BANK0激活（tRCD=15ns）期间，BANK1可读取数据（tCAS=10ns）。BANK地址（BA）信号需等长布线（偏差≤50mil），防止解码错误。多BANK同时激活时，配置低ESR去耦电容（如每BANK组1μF）。DDR4：16-32个BANK（分4-8组BANK Group）。：连续访问同一BANK的不同行，需频繁预充电，增加延迟。：由行（Row）和列（Column）组成的电容矩阵。（例如：4个BANK交错访问，带宽提升3-4倍）：激活目标BANK的行（ACT命令）。
2025-05-13 23:38:15
1191
原创 什么是内存刷新
集中式刷新适合低延迟敏感场景，分布式刷新优化带宽利用率，而自刷新模式是低功耗设备的关键。未来趋势包括智能刷新调度（AI预测）和新型存储技术（如3D XPoint）减少刷新依赖。例如：DDR4的8192行需在64ms内完成刷新，单行刷新间隔为7.8μs。刷新瞬间电流骤增（峰值可达数A），需配置低ESR去耦电容（如10μF钽电容）。自刷新模式下关闭PLL和时钟网络，功耗可降至1-10mW（如LPDDR4X）。：刷新过程中检测并纠正单比特错误（SBE），防止错误累积。（C_row：单行电容，VDD：供电电压）
2025-05-12 22:43:45
1746
原创 NOR Flash与NAND Flash详解
设计时需针对接口、寿命、纠错等核心问题优化，并紧跟3D堆叠与工艺微缩趋势，以平衡性能、成本与可靠性。推荐型号：Samsung 980 Pro（PCIe 4.0 NVMe）、Kioxia BiCS5（3D TLC）。推荐型号：Winbond W25Q系列（SPI接口）、Micron MT28E系列（并行）。：按块擦除（块大小128KB-4MB），写入速度远高于NOR。：按块擦除（典型块大小64-256KB），写入需先擦除。：以页为单位（典型4KB），地址解码依赖控制器。，需按页（Page）读取。
2025-05-11 17:58:41
2204
原创 ROM详解
ROM是系统启动与固定数据存储的核心，设计时需根据应用场景选择类型（如MASK ROM低成本、Flash高灵活性），并重点关注接口兼容性、数据寿命及环境适应性。：制造时编程（MASK ROM）、用户编程一次（PROM）、紫外线擦除（EPROM）、电擦除（EEPROM/Flash）。：通过熔丝（Fuse）、浮栅晶体管（Floating Gate）或光刻掩模（MASK）实现数据固化。高速SPI Flash需匹配阻抗（如50Ω），减少振铃（Ringing）。小容量配置参数→EEPROM（如24C02，2KB）。
2025-05-10 19:41:23
2527
原创 DRAM详解
数据组（DQ/DQS/DM）等长误差≤±25 mil，地址/控制线（CA）等长误差≤±50 mil。DDR4/DDR5：PC、服务器（频率3200-6400MHz，带宽提升至51.2GB/s）。每颗DRAM芯片配置≥10μF（低频）+ 0.1μF（高频）电容，靠近电源引脚。数据线（DQ）单端阻抗50Ω，差分时钟（CLK±）阻抗100Ω。（如8Gb芯片：行=16384，列=1024，位宽=8）。（ε_r：介质常数，h：介质厚度，w：线宽，t：铜厚）构成，数据通过电容充电（逻辑1）或放电（逻辑0）表示。
2025-05-08 22:13:52
4017
原创 SRAM详解
L1/L2/L3缓存（如Intel Core i9的L1 Cache采用SRAM，容量32KB/core）。结构的易失性内存，通过交叉耦合的反相器（6晶体管，6T单元）存储数据，无需刷新即可保持数据（直到断电）。优化手段：降低电压（如0.8V低电压设计）、门控时钟（Clock Gating）。：微控制器（MCU）的片上SRAM（如STM32H7系列集成1MB SRAM）。蒙特卡洛仿真验证晶体管参数（Vth、W/L）波动对噪声容限（SNM）的影响。（V_nmh：高电平噪声容限，V_nml：低电平噪声容限）
2025-05-07 22:00:57
4263
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人