基于忆阻器的神经元电路设计

IEEE计算智能新兴领域汇刊，第2卷，第5期，2018年10月 359

基于忆阻器的具有稳态可塑性的神经元电路设计

石新明，曾志刚，IEEE高级会员，杨乐和黄毅

摘要 —忆阻器的非易失性和电阻可变性使其成为模拟神经系统中复杂动态行为的候选器件。本文实现了具有稳态可塑性的忆阻型神经元。将忆阻器应用于神经元电路中，其忆阻值代表神经元的膜敏感性。该基于忆阻器的神经元由触发模块、脉冲生成模块和反馈模块组成，能够自适应地调节神经元的放电频率并将其维持在固有放电频率范围内，表现出与其生物对应物的相似性。所提出的能够模拟在啮齿动物上进行的电生理实验中的放电频率行为，其中神经元的稳态可塑性被睡眠信号抑制而被觉醒信号促进。此外，所有仿真均在Cadence®PSPICE中进行，并通过仿真验证了该设计的功能性。

索引词 —忆阻器，神经元电路，稳态可塑性，PSPICE。

I. 引言

A HUMAN 大脑大约有 10¹¹个神经元和 10¹⁴–10¹⁵个突触。大量神经元和突触相互连接以传递信息，这是神经系统中不同复杂功能的基础[1],[2]。神经元具有接收、整合和传递信息的能力，而突触是两个神经元之间传递信息的连接部位。作为神经可塑性的一种主要形式，稳态可塑性是一种稳定性的活动，能够将神经系统的发放频率维持在一定范围内，从而在外部环境变化的情况下保持大脑功能的稳定[3]。

一些电气与计算机工程研究人员在器件级别上研究和模拟生物系统及其神经可塑性[4]。大多数研究采用成熟的模拟与数字技术以及CMOS器件来实现突触的各种特性[5],[6]，并且已经出现了许多用于模拟突触可塑性的超大规模集成（VLSI）神经形态趋近[7],[8]。研究人员已尝试使用传统的CMOS器件[9]或模拟集成电路[10],[11]来模拟神经元的动态行为。此外，稳态机制也被集成到电路中，以稳定脉冲神经形态系统[4]中的网络活动。例如，Liu等提出了硅基突触自适应机制，以在神经元的VLSI网络中实现稳态[12]。Bartolozzi 等设计了一种模拟电路，用于在 VLSI脉冲神经网络中实现稳态可塑性机制[13]。然而，另一种反映神经元行为的稳态机制——内在稳态可塑性，在硬件上的实现仍十分有限。此外，由于CMOS突触和神经元的复杂性限制了其在大规模集成中的应用，因此有必要采用其他方法来实现稳态可塑性。

忆阻器的发明是神经网络电路实现研究中的一个里程碑。自蔡少棠首次提出其理论以来，忆阻器吸引了大量研究人员的关注[14]。惠普实验室首次宣布实现了基于 TiO₂的忆阻器 2008[15]，随后诸如自旋电子忆阻器[16]、氧化钽忆阻器[17]、铁电忆阻器[18]等物理器件成为研究的重点。考虑到忆阻器具有非易失性、纳米级尺寸、低功耗以及可编程[19]等特殊性质，其非常适合用于实现和模拟突触可塑性特性。在脉冲神经网络中，忆阻器被用来模拟神经系统中具有不同可塑性的突触，例如配对脉冲时序依赖可塑性（PSTDP）、三重脉冲时序依赖可塑性（TSTDP）和脉冲频率依赖可塑性（SRDP）[20]–[24]，以及其他生物启发学习规则[25]。此外，已有多种基于忆阻器的交叉阵列突触实现方式应用于其他神经网络和场景，例如汉明距离比较器[26]、多层神经网络[27],[28]、胜者通吃[29],[30]以及卷积神经网络[31],[32]。此外，忆阻器也被用于神经元的实现，能够实现神经元在接收到一定数量脉冲后触发的累积行为[33]。

赖特最先提出使用相变存储器（PCM）器件实现神经元[34]。Tuma et al. 最近提出了一种基于PCM的神经元，能够整合突触后输入[35]。Al‐Shedivat et al. 提出了随机人工使用基于TiOₓ的阻变存储器件[36]的神经元。然而，这些基于忆阻器的神经元并未表现出稳态可塑性的行为。在一些相关研究中，已实现了神经元的稳态型规则，并且这些神经元的稳态型规则已被证实对模式识别[37],[38]极为重要。然而，这些稳态型规则仅通过软件实现，依赖于串行计算以及分离的数据存储与计算单元。因此，实现具有稳态可塑性的忆阻型神经元的硬件实现具有重要意义。

与以往基于传统CMOS器件的工作相比，忆阻式突触和神经元的实现更具生物模拟特性，使其更易于模拟生物功能。本文提出了一种基于忆阻器的神经元电路，该电路由触发模块、脉冲生成模块和反馈模块组成，实现了神经元的稳态可塑性机制。最终，该神经元能够自适应地调节输出脉冲的放电频率，并维持其固有的放电频率。文中定量建立了神经元放电频率与其内部忆阻值之间的数学关系。此外，所提出的基于忆阻器的神经元电路能够模拟单眼剥夺实验中视觉皮层神经元的放电行为[39]。

本文其余部分组织如下。第二节介绍了稳态可塑性机制。第三节阐述了具有稳态可塑性的忆阻神经元。第四节展示了实验结果和电路性能分析，第五节得出了结论。

II. 稳态可塑性

在中枢神经系统中，神经可塑性具有多种形式，典型的是赫布型和稳态可塑性[40]。然而，赫布机制的正反馈特性会破坏神经元网络的稳定性。因此，在神经系统中，能够确保神经网络稳定的稳态可塑性是不可或缺的[41]。

稳态可塑性有两种形式，分别如图1所示反映在突触和神经元上。首先，可以通过调节所有突触的强度来维持神经元的目标发放水平，这被称为突触稳态。如图1(a)所示，如果兴奋性突触的输入太弱，导致神经元的脉冲频率无法达到目标发放水平，则可以增强兴奋性输入，使发放频率趋近于目标水平；相反，过高的发放频率也可以降低至目标水平。其次，神经元的调节敏感性可以同时改变兴奋性和抑制性输入，这被称为内在稳态[42]。如图1(b)所示，如果平均发放频率过低，则代表输入信号的去极化通道可以上调，而代表输出信号的超极化通道可以下调，以将发放频率提高到适当水平。为了实现神经元的稳态可塑性，本文设计了一种基于忆阻器的神经元电路。

突触稳态调节，三角形代表兴奋性突触，其大小定义了兴奋强度。(b) 内在稳态调节，蓝色圆圈代表超极化通道，黄色圆圈代表去极化通道。其数量定义了神经元膜的灵敏度。)

III. 具有稳态可塑性的忆阻型神经元

本文提出一种基于忆阻器的神经元电路，用于模拟神经系统的稳态可塑性。抽象地说，稳态可塑性是反馈控制的一个例子。在我们的设计中，忆阻型神经元包含三个模块：触发模块、脉冲生成模块和反馈模块。这三个模块的示意图如图2所示，它们相互协作，构成一个反馈控制模型。

A. 忆阻器模型

为了模拟内在稳态可塑性，必须设计能够实现膜灵敏度的电路结构。选用如Vourkas的研究在2015年提出的电压驱动忆阻器模型来实现此功能，该模型可以解释量子隧穿的非线性行为。此外，该模型还考虑了编程阈值、模型方程的低复杂度以及对所施加信号高工作频率的支持[43]。这些指标完全满足我们的需求。忆阻器模型的等效电路如图3所示。

其一般定义可以表示为：
$$ I(t) = G(L(t), t)V_M(t) \tag{1} $$
$$ \dot{L}(t) = f(V_M(t), t), \tag{2} $$
其中 $ L(t) $ 定义为隧道势垒宽度，$ \dot{L}(t) $ 是 $ L(t) $ 的变化率，$ G(L(t), t) $ 是忆阻器的电导。电流和施加的电压分别为 $ I(t) $ 和 $ V_M(t) $。

该模型的忆阻值定义为
$$ R(L_{VM},t) = \frac{f_0}{e^{2L_{VM,t}}} \cdot \frac{1}{L_{VM,t}}, \tag{3} $$
其中 $ f_0 $ 是一个模型拟合参数，$ L_{VM,t} $ 是与外加电压 $ V_M $ 和时间 $ t $ 相关的隧道势垒宽度。其数学公式如下
$$ L(V_M, t) = L_0 \cdot [1 - m r(V_M, t)], \tag{4} $$
其中 $ L_0 $ 是 $ L(V_M, t) $ 所能达到的最大值，而 $ m $ 是决定势垒宽度边界的拟合参数。根据忆阻器件物理结构的实验数据，当所加电压高于（低于）阈值电压（$ V_{SET} $ 或 $ V_{RESET} $）时，$ L $ 的切换速率较小（较快）。$ r(V_M, t) $ 反映了这一特性，其梯度定义为
$$ \dot{r}(V_M, t) =
\begin{cases}
a \cdot \frac{V_M + V_{th}}{c + |V_M + V_{th}|}, & \text{if } V_M \in [-V_0, V_{RESET}) \
b \cdot V_M, & \text{if } V_M \in [V_{RESET}, V_{SET}] \
a \cdot \frac{V_M - V_{th}}{c + |V_M - V_{th}|}, & \text{if } V_M \in (V_{SET}, +V_0]
\end{cases} \tag{5} $$
其中 $ a $、$ b $、$ c $ 为反映忆阻器变化速率的拟合常数，$ V_{th} $ 为忆阻器的阈值电压。在本文中，通过将 $ b $ 设为零来简化该忆阻器模型，以实现硬切换行为。因此，每个周期内忆阻器的初始状态均可获得。在 $ \Delta t $ 的持续时间内，$ V_M $ 为常数，因此决定器件动态特性和相应状态的参数 $ r(V_M, t) $ 可被简化为
$$ r(V_M, t) =
\begin{cases}
r_0 - \Delta t \cdot a \cdot \frac{V_M + V_{th}}{c + |V_M + V_{th}|}, & \text{if } V_M \in [-V_0, V_{RESET}) \
r_0, & \text{if } V_M \in [V_{RESET}, V_{SET}] \
r_0 - \Delta t \cdot a \cdot \frac{V_M - V_{th}}{c + |V_M - V_{th}|}, & \text{if } V_M \in (V_{SET}, +V_0]
\end{cases} \tag{6} $$
其中，$ r_0 $ 是忆阻器的初始状态，$ \Delta t $ 是施加超阈值电压的持续时间。所用忆阻器的电流‐电压特性和忆导特性如图4所示。忆阻器的阈值电压设为 |2| V，忆阻值限制在[2kΩ、220 kΩ]范围内。

所用忆阻器的电流‐电压特性。(b) 所用忆阻器的忆导特性。)

B. 触发模块

触发模块基于漏电积分‐放电（LIF）模型的原理，该模型易于实现，特别适用于大规模网络仿真[44]。本文提出了一种利用忆阻器替代LIF神经元模型中电阻器的触发模块，其不同阶段的等效电路图如图5所示。为了理解电路原理，表I展示了开关状态 S₀、S₁、S₂与电路阶段之间的详细关系。

神经元电路在触发模块的控制下，以三种不同的阶段运行：整合、放电和调节。

表I 电路相位与开关状态
当电路工作在积分期时，Vc为低电平，S₀闭合，S₁和S₂断开；当电路工作在发放期时，Vc为高电平，S₀闭合，S₁和S₂断开。当S₁和S₂闭合，S₀断开时，电路将工作在修正周期。为了更清楚地说明，Vc控制CMOS传输门的状态，后文将简称为TG。当Vc为低电平时，TG关闭，表示漏电路径被切断，负输入信号Vin通过反向积分电路结构流动，从而增加膜电压 Vmem。Vmem可以表示为
$$ V_{mem} = -\frac{1}{C_1} \int_{0}^{t} V_{in}(s)ds. \tag{7} $$
当Vc为高电平时，TG导通，导致C₁通过R₁完全放电，从而使Vmem复位为0。考虑到脉冲生成模块由具有下降沿的信号触发，图中所示的Vref略小于神经元的实际阈值电压VTH。Vo1是触发模块的输出，表示Vmem是否超过Vref。如果Vmem低于Vref，则Vo1将被置为低电平（0 V）；相反，如果Vmem超过Vref，则Vo1将被置为高电平（8.8伏特）。在本文中，C₁为250纳法，R₁为100欧姆，Vref设置为8.8伏特，VTH设置为9伏特。

Vm em和 Vo1的仿真结果如图6(b)所示。

在电路中，Vc的负向和正向部分的持续时间分别由 Vmem和 Vo2控制。当Vm em低于神经元阈值电压（VTH）时，控制电压Vc处于低电平（−10伏特）。随着 Vmem逐渐上升并超过 VTH， Vc将被置为高电平（10伏特）。同时，当 Vmem超过 VTH时，脉冲生成模块将被触发并产生一个脉冲。一旦发放事件结束， Vc转为低电平状态，从而使电路操作恢复到积分状态。 Vc的仿真结果如图6(a)所示。

C. 脉冲生成模块

在我们的设计中，定义神经元输入为低幅度宽脉冲，神经元输出为高幅度窄脉冲。考虑到输出脉冲特性，提出了由555定时器和一个简单比较电路组成的神经元脉冲生成模块（见图7）。555定时器被配置为单稳态触发器电路，具有稳态和暂态两种状态。当触发模块不产生触发脉冲时，电路保持在稳态；当触发模块产生触发脉冲时，电路从稳态转变为暂态，此时555定时器生成一个宽度和幅度恒定的脉冲。该输出脉冲

宽度 $ T_W $ 等于暂态的持续时间，可以写成
$$ T_W = R_2 C_4 \ln\left( \frac{V_{cc} - 0}{V_{cc} - \frac{2}{3} V_{cc}} \right). \tag{8} $$
对于所提出的单稳态触发器，其输出的幅度和脉冲宽度不会受到触发脉冲的影响。根据555定时器的工作原理，C₄用于充放电。当触发脉冲到达时，电源Vcc通过R₂对电容器C₄充电，在电压从0 V上升到约3.33 V期间，555定时器的输出保持高电平；一旦C₄充电至3.33 V，555定时器的输出立即转为低电平，随后再次开始充放电过程。需要注意的是，输入触发脉冲的重复周期必须大于输出脉冲宽度 $ T_W $，且触发脉冲的脉冲宽度应小于 $ T_W $，以确保单稳态触发器能够正常工作。

反复触发。为了确保脉冲生成模块的输出始终具有标准矩形波形，在脉冲生成模块中设计了一个简单比较电路。触发脉冲Vo1和生成脉冲Vo2的仿真结果如图8所示。

D. 反馈模块

反馈模块是忆阻神经元电路的关键部件，其电路结构如图9所示。反馈模块由三部分组成，分别是频率‐电压转换器、采样保持电路和减法电路。反馈模块的输入来自脉冲生成模块的输出，该输入的不同频率可通过f‐V转换器转换为不同的输出电压Vc5。随后，转换后的电压被送入减法电路，在此与一个固定电压Vinherent（代表神经元的固有频率）进行比较。当S₁和S₂设置为闭合且S₀设置为断开时，电路将进入调节周期，此时输出电压Vo3将作为反馈施加到忆阻器的两个端子上，从而调节其忆阻值。此外，调节持续时间为0.015秒。接下来将详细讨论反馈模块各部分的工作原理。

1) 频率-电压转换器：

一种在[45]中提到的晶体管泵频率鉴别器被应用于频率‐电压转换器。其原理图如图9所示，其中D1成为晶体管的发射结二极管，并且C5被放置在集电极电路中。频率‐电压转换器依赖于输入信号下固定电荷的相同传输速率，这意味着电荷传输速率与输入频率成正比。更具体地说明，Vo2是脉冲生成模块的输出。当Vo2为低电平时，C6将通过D1充电，因为二极管D1在正电压下导通。由于Vo2的脉冲宽度远小于整个脉冲周期，Vo2保持低电平的时间比C6完全充电所需时间更长，因此最终在C6上的压降将达到 $ \frac{V_{cc}}{3} - V_{D1} $。直到Vo2变为高电平，Q1才开始导通。当Vo2变为高电平时，Ve将上升至 $ \frac{V_{cc}}{3} - V_{D1} + Vo2 $，该值大于Vb，因此Q1将导通，C6会将其电荷放电到Q1发射极中。当Q1处于饱和状态时，Vc5几乎等于Ve，存储在C6中的电荷将转移到C5，这表明Ve将增加。随后，Q1将导通，直到Veb达到开启电压VQ1。在C6放电期间，C6的初始电压为
$$ V_{c6,ini} = \frac{V_{cc}}{3} - V_{D1} + Vo2, \tag{9} $$
放电结束时，C6的电压为
$$ V_{c6,fin} = \frac{V_{cc}}{3} + V_{Q1}. \tag{10} $$
在电路中，根据电荷与电压的关系，VD1和VQ1均为0.7 V，因此总电荷迅速存储在C5中
$$ Q_{c5} = (V_{c6,ini} - V_{c6,fin}) \cdot C_6, \tag{11} $$
以及C5的电压是
$$ V_{c5} = \frac{(V_{c6,ini} - V_{c6,fin}) \cdot C_6}{C_5}. \tag{12} $$
因此，C5在每个周期接收电荷Qc5，并在该周期内向负载R5放电。假设Vo2保持高电平的持续时间远小于C5 · R5，这意味着从C6释放的几乎全部电荷都将存储在C5中，而不会通过R5流失。当C5上增加的电压与C5所释放的电压相同时，输出电压达到平衡，因此可得到如下关系
$$ \frac{(V_{c6,ini} - V_{c6,fin}) \cdot C_6}{C_5} = V_{c5} \cdot \exp\left( -\frac{t}{R_5 \cdot C_5} \right). \tag{13} $$
由于输入脉冲的脉冲宽度远小于脉冲周期，Q1的关断时间可近似为输入脉冲T的整个周期。然后可将(13)的右侧展开为级数，得到输入脉冲频率与输出电压Vc5之间的最终关系，可表示为
$$ V_{c5} = f \cdot C_6 \cdot R_5 \cdot (Vo2 - V_{D1} - V_{Q1}). \tag{14} $$
图10展示了一种特殊情况，其中放电频率等于固有频率。对于这种情况，Vc5在一秒钟内呈现上升阶梯波形。一秒后，输出电压Vc5达到平衡，并等于忆阻器的阈值电压Vth，即2 V。因此，神经元膜的灵敏度将不会改变。

由 Vo2频率转 换得到的电压Vc5。)

根据(14)，神经元的发放频率与频率‐电压转换器的输出电压Vc5成正比，它们之间的关系如图11所示。仿真结果基本符合频率与电压之间的理论关系。然而，由于(13)和(14)的数学简化以及仿真精度限制，理想结果与实验结果之间仍存在误差。为了检验频率‐电压转换器的有效性，曾在[23]中使用的归一化均方误差函数也适用于本文。
$$ NMSE = \frac{1}{p} \sum_{i=1}^{p} \left( \frac{V_i^{ide} - V_i^{sim}}{\delta_i} \right)^2, \tag{15} $$
其中 $ V_i^{ide} $、$ V_i^{sim} $ 和 $ \delta_i $ 分别是f‐V转换器的理论输出电压、测量电压以及给定数据点i对应的 $ V_i^{ide} $ 的标准误差均值，P为样本数量。在对频率‐电压转换器进行仿真后，计算得到的NMSE为0.1123，满足本设计的要求。

2) 采样保持电路：

在Vc5达到平衡之前，Vc5是连续变化的阶梯波形。因此当Vc5已达到平衡后，应每秒检测一次Vc5，然后得到定量关系。每秒脉冲数与Vc5之间的关系可以得到。为了实现这一功能，反馈模块需要采样保持电路。本文使用AWBLF398H型号配置为采样保持电路，其原理图如图12所示。

在AWBLF398H模型中，引脚1接收需要被采样的输入信号，引脚2是决定检测时序和保持时间的逻辑引脚。为了确保Vc5的被采样电压已达到平衡，Vc5每秒检测一次，并保持至下一次检测时序到来。引脚4和引脚7分别接入正电源和负电源，引脚6输出被采样的电压Vo4，其在每个采样周期内等于Vc5。

3) 减法电路：

每种神经元都有其固有发放频率。如果神经元的输出频率大于其固有发放频率，该神经元将通过稳态可塑性将输出频率调节至固有频率范围内，反之亦然。在此设计中，神经元的固有频率通过(14)被转换为电压Vinherent，并与从Vc5采样并保持的电压Vo4相减。当S₁和S₂闭合时，两电压之差作为反馈信号传输至触发模块的Vo3端口，从而调节忆阻值。由此实现了对发放频率的自适应控制。减法电路（见图9）是一种结合了同相输入和反相输入的放大电路。根据理想运算放大模型以及虚地和虚断的概念，可计算输出电压Vo3为
$$ V_{o3} = \left(1 + \frac{R_7}{R_6}\right)\left(\frac{R_9/R_8}{1 + R_9/R_8}\right) V_{o4} - \left(\frac{R_7}{R_6}\right) V_{inherent}, \tag{16} $$

其中，$ V_{inherent} $ 是神经元固有频率转换得到的电压，$ V_{o4} $ 是采样保持电路的输出电压，$ V_{o3} $ 是反馈模块的输出电压，且与 $ f $ 和 $ t $ 相关。当 $ R_7/R_6 = R_9/R_8 $ 时，反馈模块的输出电压 $ V_{o3} $ 可表示为
$$ V_{o3} = \frac{R_7}{R_6} (V_{inherent} - V_{o4}). \tag{17} $$
将(14)代入(17)后，$ V_{o3} $ 可表示如下，这也被视为调节期内的施加电压 $ V_M $。
$$ V_{o3}(f, t) = V_M(f, t) =
\begin{cases}
\frac{R_7}{R_6}[V_{inherent} - f \cdot C_4 \cdot R_5 \cdot (Vo2 - V_{D1} - V_{Q1})], & \text{if } t \in [1.1i + \Delta t(i - 1), (1.1 + \Delta ti)] \
0, & \text{otherwise}.
\end{cases} \tag{18} $$
如图15(b)所示，一个完整的工作周期由两部分组成，一部分为检测周期($ t_{det} $)，另一部分为调节周期($ t_{mod} $)。本文中每个周期都会检测一次发放频率，且检测时序与调节时序之间存在短暂间隔，以提供足够的充电时间给C6，并确保Vo4达到被采样的电压。施加在忆阻器上的电压Vo3的持续时间是固定的，因此忆阻值仅与Vo3的幅度有关。根据(18)，除非 $ t \in [1.1i + \Delta t(i - 1), (1.1 + \Delta ti)) $，否则忆阻值保持不变；在这种情况下，当 $ t \in [1.1i + \Delta t(i - 1), (1.1 + \Delta ti)) $ 时，$ \dot{r}(V_M) $ 可写为
$$ \dot{r}(V_M, t) =
\begin{cases}
\frac{\Delta t \cdot a \cdot (V_M(f) + V_{th})}{c + |V_M(f) + V_{th}|}, & \text{if } f \in (f_1, f_{max}] \
0, & \text{if } f \in [f_2, f_1] \
\frac{\Delta t \cdot a \cdot (V_M(f) - V_{th})}{c + |V_M(f) - V_{th}|}, & \text{if } f \in [f_{min}, f_2),
\end{cases} \tag{19} $$
其中，$ f $ 是表示神经元放电频率的变量，$ f_1 $ 和 $ f_2 $ 是常数，分别表示当向神经元中的忆阻器施加 $ V_{RESET} $ 和 $ V_{SET} $ 时神经元的放电频率。根据该值的定义如(3)中提到的忆阻器，第 $ i $ 个周期的忆阻器值可简化为
$$ R_i(V_M) = \frac{f_0}{e^{2L_0(1 - m r_0 - (i - 1) \cdot \Delta t \cdot \dot{r}(V_M))}} \cdot \frac{1}{L_0(1 - m r_0 - (i - 1) \cdot \Delta t \cdot \dot{r}(V_M))}, \tag{20} $$
其中，$ i $（$ i = 1,2,…, n $）表示周期，$ r_0 $ 和 $ \Delta t $ 为常数，分别表示忆阻器的初始状态以及每个周期施加 $ V_{o3} $ 到忆阻器上的持续时间，其中 $ \Delta t $ 设为0.015秒。最后，通过将(19)代入(20)，可得到忆阻值与神经元发放频率之间的关系。仿真结果如图13所示，与理论值一致。如图15(a)–(d)所示，若初始发放频率高于固有频率，忆阻值将增加以调节发放频率，使其趋近于固有频率；若初始发放频率小于固有频率，忆阻值将降低，从而使发放频率稳定。

IV. 实验结果

整个仿真在强调集成电路的仿真程序（SPICE）中实现。考虑到生物神经元具有有限的发放频率范围，所提出神经元电路的可接受发放频率被限制在[19赫兹至162赫兹]之间，其固有频率设定为18赫兹。神经元电路的整体原理图如图14所示。

A. 电路的两种场景

本文考虑了两种不同场景以验证稳态可塑性。为了测试反馈模块的功能，$ V_{env} $ 将保持较高水平，以确保非零的 $ V_{o3} $。在第一种场景中，初始忆阻值为220 kΩ，可代表一类发放频率低于固有频率的初始状态。当神经元放电时，其发放频率为1.9 Hz，远低于固有发放频率。根据(19)和(20)，输出发放频率与固有频率之间的上升差值导致 $ V_{o3} $ 增加，从而降低本征忆阻值。其仿真结果如图15(a)所示。在不同反馈电压 $ V_{o3} $ 作用下，本征忆阻值从220 kΩ变化到35 kΩ，如图15(c)所示。本征忆阻值的降低将导致神经元发放频率增加，并逐渐趋近于固有频率18赫兹，这表明反馈电压 $ V_{o3} $ 逐渐趋近于阈值电压，直到 $ V_{o3} $ 小于或等于忆阻器的阈值电压 $ V_{th} $。此时忆阻值不再减小，发放频率保持稳定。在第一种场景下的整个稳态调节过程中，神经元的发放频率可以从1.9赫兹增加至固有频率18赫兹，稳态调节的仿真结果如图15(e)和(g)所示。

在第二种场景下，初始忆阻值为2 kΩ，可以表示一类初始频率大于固有发放频率的情况。当神经元放电时，发放频率达到最大值162赫兹，远高于固有频率。当仿真在第二种场景下运行时，负反馈电压 $ V_{o3} $ 将施加到内在忆阻器上，并增加其忆阻值，这表明神经元的膜敏感性将被削弱，从而使得发放频率得以增加。与第一种场景类似，输出发放频率与固有频率之间的差异决定了忆阻值的变化速率。$ V_{o3} $ 以及忆阻值变化的仿真结果分别如图15(b)和(d)所示。由于在第二种场景下忆阻值的调节作用，在场景2中，发放频率降低至固有频率，其仿真结果分别如图15(f)和(h)所示。值得注意的是，将 $ R_9/R_{10} $ 设置为5，以防止反馈电压 $ V_{o3} $ 陷入$[-V_{th}, V_{th}]$的范围内。如果 $ V_{c5} $ 与 $ V_{inherent} $ 之间的差值大于0.4伏特，反馈电压将超过忆阻器 $ V_{th} $ 的阈值电压，从而可以改变本征忆阻值。然而，如果它们的差值小于0.4伏特，则忆阻值不会发生变化，这意味着发放频率已经稳定。因此，所提出的忆阻神经元的输出发放频率可稳定在18赫兹附近，并伴有轻微波动。根据(14)，该波动为 ±3赫兹。

Vo3的仿真结果，在场景1下 Vo3的幅度为正。(b) Vo3的仿真结果，在场景2下 Vo3的幅度为负。(c) 在场景1下，神经元的忆阻值减小至34.5 kΩ，直到发放频率达到固有频率。(d) 在场景2下，神经元的忆阻值增加至34.5 kΩ，直到发放频率达到固有频率。(e) 在场景1下的Vo2仿真结果。(f) 在场景2下的Vo2仿真结果。(g) 和 (h) 所提出的神经元成功模拟了稳态调节，能够在(g)所示的场景1和(h)所示的场景2下将发放频率调节至固有频率18赫兹。)

B. Mon K. B. Hengen的眼部剥夺实验 [39]

为了验证所提出的具有稳态可塑性的忆阻神经元电路的功能，将该神经元电路应用于模拟文献[39]中提到的 K. B. Hengen单眼剥夺实验。在啮齿动物上进行的单眼剥夺实验中，追踪了视觉皮层神经元（V1）在稳态可塑性诱导期间的放电情况。起初，由于长时间的单眼剥夺，视觉皮层神经元的放电频率被抑制，但在持续的单眼剥夺情况下，放电频率随后恢复到固有的水平，这表明神经元的稳态可塑性能够维持放电频率在基线附近。实验结果还表明，大脑的清醒活动可以促进稳态可塑性的表达稳态可塑性和睡眠状态可以抑制稳态可塑性的表达。

所提出的忆阻神经元电路旨在模拟单眼剥夺实验中视觉皮层神经元的放电行为。如图14所示，$ V_{env} $ 表示个体是否处于清醒状态。如果 $ V_{env} $ 为5伏特，则表示个体处于清醒状态；然而，如果 $ V_{env} $ 为 −5伏特，则表示个体处于睡眠状态。此外，由于仿真时间的限制，我们将啮齿动物实验中的一天设定为电路仿真中的1.2秒。图16显示了该电路的仿真结果，其中左侧和右侧分别展示了单眼剥夺后无清醒条件和有清醒条件下的仿真结果。为了模拟在啮齿动物上进行的实验，在神经元电路中实现了类似于单眼剥夺结构的作用，即降低神经元电路的输入电压幅值。因此，在1.2秒到4.8秒期间，放电频率可以从18赫兹降至1.93赫兹。仿真分为两部分，分别用于模拟具有清醒状态和无清醒状态下的放电行为。图16的左侧是模拟单眼剥夺个体在无清醒状态下放电行为的结果。为了模拟生物实验中的睡眠时间，三个睡眠周期分别设置为4.8秒至6秒、7.2秒至8.4秒以及9.6秒至10.8秒。在这三个睡眠周期内，$ V_{evn} $ 保持低电平（−5伏特），且神经元电路的反馈通路被切断。因此，神经元电路的放电频率无法改变，也无法恢复到基线水平，这表明稳态可塑性在睡眠期受到抑制。在K. B. Hengen的单眼剥夺实验中，[39], 啮齿动物的眼球运动被视为区分清醒状态和睡眠状态的标准。在睡眠状态下，啮齿动物表现出快速眼球运动（REM），而当啮齿动物保持清醒时，则会出现慢波（非REM）的眼球运动。相关神经科学术语及其对应的电路状态的具体定义见本文中的表II。

模拟清醒状态下放电行为的仿真结果如图16右侧所示。在电路仿真中，同样设置了三个清醒时段以模拟啮齿动物的清醒时间，分别为6秒至7.2秒、8.4秒至9.6秒以及10.8秒至13.2秒。在这些清醒时段内，$ V_{evn} $ 保持高位（5V），从而可诱导稳态可塑性的表达。在第一个清醒时段中，视觉皮层神经元的放电频率从1.93赫兹提升至2.98赫兹；在第二个清醒时段中，放电频率进一步从2.98赫兹增加到3.63赫兹；最后，在第三个清醒时段，放电频率恢复至基线水平18赫兹。综上所述，电路仿真结果表明，所提出的神经元电路能够实现与单眼剥夺实验中视觉皮层神经元相似的放电行为。并且，所提出神经元电路的稳态可塑性可在清醒状态时被促进，在睡眠状态时被抑制，这与[39]中的结果一致。

表II 实验术语和电路状态定义
清醒状态 ↔ $ V_{env} = 5V $，反馈通路开启
睡眠状态 ↔ $ V_{env} = -5V $，反馈通路关闭
单眼剥夺 ↔ 输入电压幅值降低
放电频率恢复 ↔ 忆阻值调节使频率回升

C. 电路性能分析

神经元电路包含三个模块，其中脉冲生成模块可根据不同研究需求进行替换。因此，在神经元芯片实现中，脉冲生成模块将不会被制备。[46]中提到了一种将集成电路制备到兼容平台的方法，如下所述
$$ AREA_{MOS} = 3(W/l + 1)f^2 \tag{21} $$
$$ AREA_{MEM} = 4f^2, \tag{22} $$
其中 $ AREA_{MOS} $ 和 $ AREA_{MEM} $ 分别表示单个晶体管和忆阻器的面积。$ W $ 和 $ l $ 是晶体管的参数；$ f $ 表示半间距（两条金属导线之间最小距离的一半）。根据[47]和[48]中的估算方法，触发模块（一个忆阻器、两个CMOS运算放大器、一个CMOS传输门、一个反相器、一个电容器、一个电阻器和三个开关）在0.35 μm互补金属氧化物半导体工艺中约占191.2 μm²。至于反馈模块（两个电容器、一个晶体管、五个电阻器、一个采样保持电路、一个CMOS传输门和一个CMOS运算放大器），在0.35 μm CMOS工艺中占用约810.2 μm²的面积。因此，所提出的神经元电路的总芯片面积为1001.4 μm²。各模块的面积比较如表III所示。

根据[49]，一次操作的功耗可以通过以下方式计算
$$ P = \int_{0}^{T} V(t) \cdot I(t) dt. \tag{23} $$
根据(23)，每个独立模块的功耗可以通过输入功率 $ P_{in} $ 和输出功率 $ P_{out} $ 之间的差值来计算。本文中，最大电流小于16.73 mA，而由于高阻抗，电路中的大部分电流处于皮安级别。因此，各个独立模块的功耗如表III所示。

表III 功耗和面积
模块
------
触发模块
反馈模块
脉冲生成模块
总计

表IV 所提出的神经元电路与其他神经元模型的比较
模型
------
LIF-CMOS [50]
Subthreshold [51]
Conductance-based [52]
本文模型

表IV展示了所提出的神经元电路与其他神经元模型的比较。与其他神经元模型相比，所提出的神经元的功耗和电路面积处于这四种模型的平均水平。然而，所提出的神经元电路能够高效地模拟生物神经元的稳态可塑性。

电路仿真中的所有电子元件都易于获取。特别是，已有商用物理忆阻器[53]，其表现出与该模型相似的非线性特性和阈值开关行为。在功耗和面积方面，片上神经元电路具备可实现性。此外，所提出的神经元电路对外部误差（如温度变化、参数变化和输入噪声）具有良好的容错能力。因此，该神经元电路在未来应用中具有巨大潜力。与传统的积分‐放电模型类似，所提出神经元电路的触发模块对输入刺激响应迅速，且电路结构简单。然而，与传统积分‐放电模型不同的是，传统模型中的电阻器被替换为忆阻器。结合反馈模块的工作，忆阻值可以发生变化，从而调节积分‐放电模型的时间常数 $ \tau $。此外，反馈信号的幅度与放电频率和固有发放率之间的差异相关神经元。因此，所提出的神经元电路可以实现稳态可塑性。

五、结论

上述章节展示了用于模拟稳态可塑性的稳态调节机制及忆阻神经元电路。与其他现有神经元电路相比，所提出的忆阻神经元电路由触发模块、脉冲生成模块和反馈模块三部分组成，能够完整实现神经元内在的稳态可塑性，可在固有范围内自适应调节发放频率。特别地，忆阻器被应用于神经元电路中，其忆阻值可表征神经元的膜敏感性，并给出了本征忆阻值与输出发放频率之间的定量关系。通过在两种不同场景下的仿真验证了具有稳态可塑性的忆阻型神经元的可行性。此外，所提出的基于忆阻器的神经元电路被用于模拟单眼剥夺实验中视觉皮层神经元的放电行为，仿真结果与生物实验现象一致，表明该设计具有更强的仿生特性。

所提出的设计可以为未来的电路奠定基础，这些电路能够结合突触稳态可塑性，以在面积和功耗方面高效地实现全功能稳态可塑性。此外，考虑到稳态类型规则在类脑计算中的重要性，未来的研究可以利用所提出的忆阻型神经元与忆阻突触相结合，实现更复杂的应用，例如模式识别和视觉特征提取。