33、数字逻辑与可编程逻辑器件详解

数字逻辑与可编程逻辑器件详解

1. 进位逻辑与加法器

在数字逻辑中，进位逻辑是加法器设计的关键部分。对于加法器的进位计算，有如下公式：
- (C_0 = A_0B_0)
- (C_1 = A_1B_1 + A_1A_0B_0 + B_1A_0B_0)
- (C_2 = A_2B_2 + A_2A_1B_1 + A_2A_1A_0B_0 + A_2B_1A_0B_0 + B_2A_1B_1 + B_2A_1A_0B_0 + B_2B_1A_0B_0)

这种方法可以用于任意长度的加法器，每个进位项都可以表示为仅与原始输入有关的积之和（SOP）形式，不依赖于其他进位。因此，无论加法器的长度如何，门延迟只有两级。

然而，对于长数字，这种方法会变得过于复杂。计算一个 (n) 位加法器的最高有效位的表达式需要一个具有 (2^n - 1) 个输入的或门和 (2^n - 1) 个具有 2 到 (n + 1) 个输入的与门。因此，通常一次只对 4 到 8 位进行全进位预测。例如，一个 32 位加法器可以由四个 8 位加法器构成，虽然进位需要在四个 8 位加法器中传递，但这比在三十二个 1 位加法器中传递要快得多。

2. 时序电路

组合电路实现了数字计算机的基本功能，但除了只读存储器（ROM）这种特殊情况外，它们不提供存储或状态信息，而这些对于数字计算机的运行是必不可少的。为此，需要使用更复杂的数字逻辑电路：时序电路。时序电路的当前输出不仅取决于当前输入，还取决于过去的输入历史。另一种更常用的观点是，时序电路的当前输出取决于当前输入和电路的当前状态。

2.1 触发器

触发器是最简单的