转：解决Cadence17.4 package to package spacing DRC error方法

最新推荐文章于 2025-08-17 11:38:09 发布

原创最新推荐文章于 2025-08-17 11:38:09 发布 · 1.2k 阅读

1 ·

CC 4.0 BY-SA版权

文章标签：

#嵌入式硬件 #硬件工程

作者在使用Cadence17.4时遇到设置问题，网络搜索无果。后参考优快云博主的文章，发现答案藏在详细教程的底部，成功解决了问题。链接：[文章链接](https://blog.youkuaiyun.com/m0_37872216/article/details/104600299)

我用的Cadence17.4的版本，网上搜了一圈，都是说修改setup-constraints-mode里面的选型，找了一圈，界面都不一样，后面看了这个老哥的发文，翻到最下，按照他的方法顺利解决：
链接：
https://blog.youkuaiyun.com/m0_37872216/article/details/104600299

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

pengfirefire

关注关注

2
点赞
踩
1

收藏

觉得还不错? 一键收藏
0
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

cadence17.4 drc无法多次检查，如何解决？

**My Coding Family**

06-25

1341

🏆本文收录于《全栈Bug调优(实战版)》专栏，该专栏专注于分享我在真实项目开发中遇到的各类疑难Bug及其深层成因，并系统提供高效、可复现的解决思路和实操方案。无论你是刚入行的新手开发者，还是拥有多年项目经验的资深工程师，本专栏都将为你提供一条系统化、高质量的问题排查与优化路径，助力你加速成长，攻克技术壁垒，迈向技术价值最大化与职业发展的更高峰🚀！ 📌 特别说明：文中部分技术问题来源于真实生产环境及网络公开案例，均经过精挑细选与系统化整理，并结合多位一线资深架构师和工程师多年实战经验沉淀，提

Package to Package Spacing 相关

LYJ个人博客，记录技术、八卦、生活，分享各种心得，期待与朋友们一同进步

05-29

6435

取消Package to Package Spacing的DRC检测：setup -> constraint -> design constraints -> package to package ->off ackage to Package Spacing如何设置安全距离：Constraint并不支持 Package to Package间距设置。EDA365"

参与评论您还未登录，请先登录后发表或查看评论

Allegro几种比较少见的约束设置

荷兰风车

02-19

5482

1.allegro package to package spacing 2.mechanical drill hole spacing 以上两种是比较少见的约束值，其设置如下：setup->constraint->mode->design mode（package）

cadence 关闭packetage to packetage 的DRC错误

淮南草的博客

02-19

716

浅谈Allegro进行DRC检查报错：Package to Package Spacing

最新发布

tianpu2320959696的博客

08-17

2619

如何在Allegro16.6版本中关闭包间约束功能。具体操作步骤为：依次点击菜单栏中的'setup'-'constraint'-'modes'-'designmodes'-'packagetopackage',然后关闭该选项。

DRC错误： package to package spacing

sdd_xuewuzhijing的博客

07-15

5835

package to package spacing DRC错误：错误显示：在DRC Report中或P-P中提示： package to package spacing ：required value：0mil；Actual Value：100mil。错误表示：元件到元件的距离不满足约束条件。实际上约束条件为0mil，本身就不对。实际影响不大，可以忽略。解决：

allegro package to package spacing

09-26

1万+

板子布局和布线都完成了，DRC report时出现package to package spacing error，由于元件密度问题，元件放得比较近，但实际是没有影响的，于是关闭 package to package spacing 检查，设置 setup->constra

精选资源

cadence 17.4 cis数据库配置要点

05-11

cadence 17.4 CIS数据库配置要点 Cadence 17.4 CIS数据库配置是 Cadence 17.4 版本中的一项重要配置，涉及到数据库的配置、ENV快捷键的设置、CIS 库配置文件的配置等多个方面。下面我们将详细介绍 Cadence 17.4 ...

精选资源

Cadence17.4使用问题汇总

05-19

Cadence 17.4是一款广泛使用的电子设计自动化（EDA）工具，主要用于电路设计、布局布线等任务。以下是对标题和描述中提到的一些常见问题的详细解释： 1. **导入网表时的Long Name Size报错**：当网络名称长度超过...

精选资源

(10条消息) Cadence17.4学习手册之原理图设计(一)_weixin_41655430的博客-优快云博客_cadence 画原理图.html

10-25

(10条消息) Cadence17.4学习手册之原理图设计(一)_weixin_41655430的博客-优快云博客_cadence 画原理图.html

Cadence17.4Capture 初学者小册子

09-19

此外，Cadence17.4Capture还提供了其他高级功能，如符号库管理、网络表生成、设计规则检查（DRC）等。在设计过程中，用户还需要学习如何导入和导出数据，与其他设计工具（如模拟器、PCB布局工具）进行协同工作。熟练...

Cadence17.4：ERROR(ORCOMMN-12004)解决办法

Peach_Peak的博客

04-30

5187

打开Windows“服务”界面，找到“Cadence License Manager”，在该行启动类型处右键，选择“重启启动”，之后即可正常打开Orcad。电脑重启后，打开Orcad经常会出现如下报错。点击“OK”，退出报错。

cadence SPB17.4 - allegro - DRC ERROR - Soldermask to Shape Spacing

谢绝(无视)留言与私信

10-28

4396

未铺铜之前, allegro DRC全部通过.动态铺铜(GND)后, 出现了如下错误报错信息为 : 阻焊和形状的距离规则为10mil, 实际只有0.33mil.先看看这个是不是一个错误?这个元件是一个Mark点, 焊盘直径1mm, 阻焊直径2mm焊盘本身离铺地很远, 没啥影响, 根本不是一个错误. 只要焊盘不和其他形状碰上就行了, 阻焊层就不管了.如果暴力点, 就waive掉DRC.但是要手工标记不是错误的DRC, 这还是有点别扭的.

package

qq_23973805的博客

01-19

221

【Bootstrap Learning】-5 Spacing

一叶君

04-24

330

1. 选择 Documentation -- 选择Utilities -- Spacing 2.margin和padding Wherepropertyis one of: m- for classes that setmargin p- for classes that setpadding Wheresidesis one of: t- ...

2022-10-13-allegro中元件重叠DRC报错取消方法

2974786048的专栏

10-13

4750

本文记录allegro16.6版本中，进行layout时，因元器件重叠布局时，软件报DRC错误的解决方法。

allegro中DRC报错：package to place keepout spacing 怎么解决

07-25

在Cadence Allegro中，DRC报错“Package to Place Keepout Spacing”通常表示某个封装（Package）与禁止布线区域（Place Keepout）之间的间距不符合设计规则。解决此问题需要从设计规则设置、布局调整以及区域约束...