Cadence allergo导入第一方网表Package Files not found问题解决

本文介绍了如何在CadenceCapture中完成原理图设计后,正确地生成网表并导入到PCBEditor中,特别强调了选择正确的文件夹以避免PackageFilesnotfound错误的方法。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

Cadence Capture画好原理图之后,记得选中原理图然后点击tools,点击Create Netlists创建网表。
之后打开PCB Editor,新建一个PCB,选择Board,不是Package symbol,新建一个板文件。然后点击File - import - Netlist/logic,注意此时导入网表的选项界面一定要选对文件夹,即之前从原理图Capture导出的网表所在的文件夹,否则报Package Files not found错误,因为如果不选择对,默认选择的是创建PCB所在的文件夹,从该文件夹搜索网表文件。
修改原理图网表所在的文件夹,该错误解决。

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值