7、可重构视频解码器与动态应用映射技术解析

可重构视频解码器与动态应用映射技术解析

1. 可编程加速器在可重构视频解码器中的应用

在视频解码领域，可编程加速器基于特定应用处理器，为实现多标准视频解码器提供了可能。它能在不损失功率效率的前提下，处理高清视频，同时保持支持多种视频编码标准的灵活性。

1.1 CABAC算术解码器性能对比

在90nm CMOS技术下，不同实现方式的CABAC算术解码器性能和硅面积差异显著，如下表所示：
| 类型 | 每比特周期数 | 面积（mm²） |
| — | — | — |
| 通用处理器（ARM926EJ - S） | 172 - 248 | 1.40 |
| 我们的设计 | 51 - 66 | 0.085（估计值） |
| 硬连线加速器 | 1 - 4 | 0.093 |

硬连线解码器专为CABAC设计，性能远超其他，是商业上经过面积优化的设计（33k门），用于单片高清分辨率视频解码器。而通用处理器上的CABAC软件实现，如ARM9，会占用大量资源和较大硅面积。硬连线CABAC加速器和TTA处理器的硅需求相近，将CABAC关键路径作为特殊功能单元集成到TTA处理器中，不会显著增加面积。

1.2 性能与改进方向

可编程处理器的代码用C语言编写，特定应用处理器运行CABAC的速度约是嵌入式微控制器的三倍，但在实际时钟频率下，它们都难以解码突发速率高达20Mbit/s的高清分辨率比特流。不过，TTA处理器在166MHz时钟频率下，能解码3Mbit/s，满足移动应用需求。若采用汇编编码，两种实现方式的速度可提高2 - 3倍。

为实现接近单片硬件的性能，需要将硬