VCS仿真——从vcs的option向testbench传递变量参数

最新推荐文章于 2024-05-22 18:47:12 发布
原创 最新推荐文章于 2024-05-22 18:47:12 发布 · 1.3k 阅读 · 6 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#fpga开发 #基带工程 #云计算 #risc-v #边缘计算

本文详细描述了如何通过VCS的函数，如`plusargs()`，将命令行参数STARTPAT=0和ENDPAT=10传递给testbench，以及使用$value$plusargs()来动态获取和处理这些参数的过程。

上面这个就是通过VCS的一个函数，将vcs里面的一个+STARTPAT=0的参数传递给了testbench，所以这里的STARTPAT就等于vcs命令option里面+STARTPAT=0赋予的值0，这里用了函数传递参数给到了变量_start_pat。

+ENDPAT=10也是一样的原理进行的参数传递，将vcs命令中的参数传递给了testbench，使用的VCS函数是plusargs()进行参数传递，而value又是一个函数即对后面的变量取值，所以$value$plusargs("",var)就是先用plusargs("ENDPAT=%d",var)函数把vcs +ENDPAT=10的参数值传递给了变量var，然后再用value函数把函数plusargs当成变量进行取值，即看函数plusargs操作是否为真，如果vcs没有传递ENDPAT的参数则plusargs("ENDPAT=%d",var)函数操作为假，反之传递了参数则为真。

myx_mike
关注
Synopsys VCS所有命令选项
baidu_34971492的博客
06-07 1563
Compile-Time Options -ad=<partition_filename> Specifies the partition files used in mixed signal simulation. -ams Enables the use of Verilog-AMS code in VCS 2-step mode. -ams_discipline <discipline_name> Specifies the default discrete discipli
[xrun]Cadence Xcelium仿真环境搭建及常用Option总结
热门推荐
元直的博客
06-25 2万+
本文介绍了Cadence公司两款主要数字电路验证仿真工具IUS和IES，重点分析了其最新工具xrun（Xcelium）的使用方法。文章详细阐述了xrun仿真环境搭建过程，包括环境变量设置、仿真命令选项等，并比较了单步仿真模式（irun/ncverilog）和多步仿真模式（ncvlog+ncelab+ncsim）的特点与流程。同时提供了irun工具的常用选项说明，如64位模式、文件后缀修改、UVM支持等。通过本文可以系统了解Cadence数字验证工具的使用方法和操作技巧。
vcs的plusagrs使用技巧
sxlwzl的专栏
05-10 3292
1，top.sv的代码。 2，vcs的m
仿真文件常用系统函数
Shu_0223的博客
07-01 1566
$ test$ plusargs和$ value$plusargs VERILOG的参数可以用define和parameter的方式定义， 这种方法要求我们在编译前将变量必须定义好，编译完成之后再也不能修改； 然而，有时候我们在进行仿真时，需要从外部传递参数，这个要求怎么满足呢？ 我们来看下 $ test$ plusargs和$ value$ plusargs的功能，首先来看一个简单的例子： `...
VCS编译传递环境变量，VCS编译仿真实例，SV读取环境变量
cy413026的博客
08-23 6698
目录 一.systemVerilog和Verilog读取环境变量$ENV 1.使用VCS编译的预定义MACRO传入环境变量 Highlight为打印结果 2.$value$plusargs获取环境变量 3.DPI-C使用getenv 一.systemVerilog和Verilog读取环境变量$ENV systemVerilog和verilog不能直接读取$ENV，有两种方法： ...
vcs 的一般使用options
春天的故事
04-22 843
vcs在仿真中 一般会使用如下的options
systemverilog仿真时候传递参数
qq_36683398的博客
09-05 1116
VCS在编译时获得的固定信息越多，VCS就能够更好地优化simv，以实现高效的仿真。或者，用户在运行时控制得越多，VCS在simv中添加运行时选项的开销就越大，仿真效率就越低。将这些写入文件的系统任务或任何写入文件的系统任务编译到测试台中，需要VCS编译simv可执行文件，以便在命令行中包含运行时选项时能够写入VPD文件。因此，VCS不会写入VPD文件，因此运行速度更快。因此，Synopsys建议如果使用这种技术，应计划在开发周期的早期放弃它，并切换到用于编写仿真历史文件的条件编译技术，或两种技术的组合。
【VCS】VCS 仿真性能选项
加油小狗的博客
05-22 6690
只支持Verilog和systemVerilog语言编写的工程，不支持带vhdl语言的工程编译。
以异步fifo为例使用vcs进行仿真（二）：使用vcs对异步fifo进行仿真
feifan1996的博客
03-27 1493
对vcs需要掌握的东西： 一、使用vcs做仿真 二、使用vcs进行debug 三、使用dve进行debug 四、使用vcd+file进行后仿 五、检测仿真不匹配 六、快速RTL级仿真 七、快速门级仿真 八、代码覆盖率 一、使用vcs做仿真 ...
VCS-数字逻辑仿真工具实践（听课记录）
杰之行的博客
02-05 4032
写在前面： 百度是这样介绍VCS的： VCS是编译型Verilog模拟器，它完全支持OVI标准的Verilog HDL语言、PLI和SDF。VCS具有目前行业中最高的模拟性能，其出色的内存管理能力足以支持千万门级的ASIC设计，而其模拟精度也完全满足深亚微米ASIC Sign-Off的要求。 VCS结合了节拍式算法和事件驱动算法，具有高性能、大规模和高精度的特点，适用于从行为级、RTL到Sign-Off等各个阶段。VCS已经将CoverMeter中所有的覆盖率测试功能集成，并提供VeraLite、Cycle
VCS Testbench Quick Start Guide
05-04
利用VCS高效验证，包括约束随机验证，基于覆盖率验证的验证等等，有实例讲解。
【EDA Tools】VCS & Verdi 联合仿真总结
记录学习历程
01-08 5166
这篇文章只介绍，VCS 和 Verdi 最基本的操作，更多高阶的操作可以查看其官方手册，也可以在平时的练习中不断加强对软件操作的熟练度，工具学起来还是比较容易的，难的是如何对设计进行快速的仿真并找出其中的 bug，这需要在未来长期学习训练与总结。如果使用终端手敲命令的方法进行 VCS 和 Verdi 的仿真，会显得过于麻烦，不仅费时间而且容易出错，因此可以通过 makefile 脚本的形式对整个过程的命令自动化，在对不同的文件进行仿真时，只需要修改部分内容即可重复使用，非常便捷。编译是仿真设计的第一步。
【芯片设计- RTL 编译与仿真 1.1 -- vcs 及 verdi 使用介绍】
CodingCos的博客
05-11 5104
verdiverdi [ 选项 ] [ 文件 ]-f [文件名]： 在某文件中索引工程包含的文件路径；-top [名称]： 工程名称，后接的是tb文件的 Module 名字；-nologo： 无欢迎界面；-ssf [文件名].fsdb： 指定已有的波形文件。
vcs 常用cmd option
zhenggege_11的专栏
10-05 1371
VCS对verilog模型进行仿真包括两个步骤： 1. 编译verilog文件成为一个可执行的二进制文件命令为：vcs source_files 2. 运行该可执行文件：./simv vcs source_files -R -R 命令表示, 编译后立即执行。 vcs常用的命令选项如下： -cm line|cond|fsm|tgl|obc|path 　设定coverage的方式 +def...
vcs+Makefile实现简单的testbench
weixin_34407348的博客
01-09 2209
网络上找的文章，实现了一遍。步骤如下：1. 创建verilog代码， 包括8位加法器代码和testbench代码。adder8.vmodule adder8 ( input clk, input [7:0] a_i, input [7:0] b_i, output reg [8:0] c_o ); always @ (posedge clk) begin c_o <= a_i + b_i; ...
[VCS]VCS编译及仿真时间分析及加速方法
元直的博客
07-06 1万+
本文介绍了VCS仿真工具中编译和仿真时间的分析方法及优化策略。首先阐述了使用-simprofile选项生成profileReport.html报告来定位时间消耗点的方法。其次提出了三种优化方案：优化resource_db/config_db使用wildcard、减少debug选项的影响、选择性dump fsdb波形。重点讲解了VCS checkpoint机制，详细说明了其保存/恢复仿真状态的功能、使用方法、与restart的区别，以及如何通过选择性保存、压缩、SSD存储等方式提升效率。最后提出将checkp
VCS+Verdi进行testbench调试
253765952
05-04 3761
背景： 在进行testbench调试时，使用消息打印或者单纯的ucli进行调试效率较低，利用Verdi进行图形化界面调试可以提升效率。 方法： 编译选项：-kdb 仿真选项：-verdi tips： watch：在开始仿真时，会进入到verdi界面。在仿真暂停时，可以在左上角的导航栏切换到class标签（或者第一个标签，包含dut top），在搜索栏结合*搜索关注的class，如*refm*，class下面有此class的instance，点到instance，右边会显示member，class
VCS & Verdi Testbench仿真笔记
sinat_29862967的博客
07-31 7268
initial begin $fsdbDumpfile("top.fsdb"); $fsdbDumpvars(0,tb_top,"+all","+mda","+parameter"); end FSDB Dumping task fsdbDumpfile,设置FSDB的名字，默认是“novas.fsdb”,fsdbDumpfile , 设置FSDB的名字，默认是“novas.fsdb”,fsdbDumpfile,设置FSDB的名字，默认是“novas.fsdb”,fsdbDumpfile(“
SystemVerilog Testbench验证平台（一）结构及其组件
weixin_43790406的博客
08-19 1132
记录芯片验证学习过程，使用System Verilog搭建的Testbench验证平台结构，以及其程序中各个模块/层次的组成和功能。
vcs assert quiet
最新发布
11-11
<think>嗯，用户这次问的是VCS仿真工具中"assert quiet"选项的使用方法和作用。从用户提供的引用材料看，用户应该是在做数字电路仿真调试，可能遇到了断言信息过多影响调试效率的问题。 用户引用的材料虽然提到了VCS基本命令和调试功能，但确实没有直接说明assert quiet的用法。不过根据我对EDA工具的理解，这个选项通常用于控制断言信息的输出级别。用户可能是想减少仿真日志中的冗余信息，或者是在批量仿真时需要抑制非关键警告。 考虑到用户之前的问题涉及VCS基本操作，这次的问题更聚焦调试细节，说明用户已经从入门转向具体问题解决了。用户能准确提出"assert quiet"这种专业参数，应该是有一定VCS使用基础的工程师。 从技术角度，我需要解释清楚两点：一是这个选项的语法格式，二是它适用的三种典型场景（常规调试、回归测试、复杂断言）。特别要强调它不影响断言功能的执行，只是控制输出信息量。用户可能还关心它和普通verbose控制的区别，所以需要单独说明quiet只作用于断言子系统这个特点。 用户没有提到具体使用场景，但根据经验，很可能是遇到了仿真日志被断言信息刷屏的情况。所以除了基本用法，补充一个实际命令行示例会更有帮助，最好能展示启用前后的输出对比效果。另外提醒quiet选项的局限性也很重要，避免用户误用它掩盖真正的问题。 </think>`vcs assert quiet` 主要用于在仿真期间**显著减少断言（Assertion）相关输出信息的数量**，特别适用于避免大量断言信息淹没仿真日志、干扰调试或降低仿真性能的情况。其作用和使用方法如下： ### 作用 1. **抑制非关键输出**：默认情况下，当断言检查失败时，VCS 会打印详细的错误信息（包括时间、位置、断言表达式等）。`quiet` 选项会大幅减少这些信息的冗余输出。 2. **聚焦关键错误**：它通常**不会屏蔽断言失败本身**，但会减少伴随的冗余信息（如堆栈跟踪、环境变量详情等），使仿真日志更简洁，更容易定位真正重要的错误。 3. **提升性能/减少日志量**：在包含大量断言的复杂设计中，抑制输出可以略微减少仿真开销（I/O操作）并显著缩减仿真日志文件大小[^1][^2]。 ### 使用方法 `assert quiet` 是一个**编译时选项**（compile-time option），需要在编译设计时传递给 `vcs` 命令： ```bash vcs [其他编译选项] source_files.v ... -assert quiet ``` ### 关键特点 1. **仅影响输出格式**：它只控制断言相关信息的**输出级别**，**不会改变断言本身的执行行为**。断言依然会被检查，失败依然会被记录和报告（只是报告更简洁）。 2. **与 `-debug` / `+verbose` 的关系**： * 即使使用了 `-debug_acc+all` 或其他调试选项，`assert quiet` 也会强制降低断言输出的冗长度。 * 如果需要更详细的断言调试信息（如失败时的局部变量值），可能需要**移除 `-assert quiet`** 并考虑使用更精细的断言控制选项（如 `diag` 系列选项）。 3. **常见场景**： * **回归测试（Regression Tests）**：当需要运行大量测试用例时，`quiet` 模式可避免日志文件过大，同时确保断言失败（如果有）仍会被标记出来。 * **大型设计调试初期**：在初步定位问题阶段，减少无关输出干扰。 * **性能敏感仿真**：减少 I/O 有助于提升一点点吞吐量[^3]。 ### 示例输出对比 * **默认模式**： ``` Assertion failed at time 1050 ns: File: testbench.sv, Line 45 Expression: req ##1 ack Severity: Error ... (可能包含额外上下文信息、堆栈跟踪等) ... ``` * **`-assert quiet` 模式**： ``` "testbench.sv", 45: Assertion failed at time 1050 ns ``` 输出变得极其简洁，仅包含文件名、行号和失败时间。 ### 总结 `vcs -assert quiet` 是一个**编译选项**，用于在仿真期间**简洁化断言失败报告**。它抑制了默认冗长的错误详情输出，保留了核心失败信息（文件、行号、时间）。主要适用于需要精简仿真日志、减少输出干扰或提升大型回归测试效率的场景。它**不影响断言功能的执行，仅控制其输出冗长度**[^1][^2][^3]。 ---
评论 1
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值