以异步fifo为例使用vcs进行仿真（二）：使用vcs对异步fifo进行仿真

最新推荐文章于 2023-11-14 20:07:33 发布

原创

最新推荐文章于 2023-11-14 20:07:33 发布 · 1.4k 阅读

16 ·

CC 4.0 BY-SA版权

文章标签：

#vcs

本文介绍了如何使用VCS进行异步FIFO的仿真，包括VCS的基础操作、编译选项、仿真命令以及如何查看波形。通过详细解释编译过程和运行时选项，如增量编译、日志文件、库目录和宏定义，帮助读者理解VCS仿真流程。同时，展示了文件组织结构和makefile的编写，以实现自动化编译和仿真。

对vcs需要掌握的东西：

一、使用vcs做仿真

二、使用vcs进行debug

三、使用vcd+file进行后仿

四、检测仿真不匹配

五、快速RTL级仿真

六、快速门级仿真

七、代码覆盖率

一、使用vcs做仿真

1、基础知识

vcs仿真分为两个步骤：1、编译；2、仿真

vcs编译命令格式：vcs sourcefile [compile_time_option]

sourcefile：包含所有的verilog/SV格式的DUT和testbench文件，文件之间以空格分开

compile_time_option：vcs仿真时的控制指令

vcs -help：列出所有的编译选项，运行时间选项和环境变量

&nb

最低0.47元/天解锁文章

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

feifan1996

关注关注

0
点赞
踩
16

收藏

觉得还不错? 一键收藏
0
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

VCS编译xilinx IP核

mu_guang_的博客

11-14

3987

目录1. 背景2. 出现的问题2.1 vivado编译IP库时显示版本不对2.2 vhdlan编译一直报错2.3 编译报错undefined identifier 1. 背景 vivado2018.03 vcs O-2018.09-SP2 2. 出现的问题 2.1 vivado编译IP库时显示版本不对 ERROR: [Vivado 12-4686] Simulator version check command failed:"/home/fpga-0/software/synopsys2018/vcs_2

使用Synopsys VCS仿真Vivado FIFO IP

u010170039的博客

03-11

5433

使用VCS仿真xilinx IP出现VHDL syntactic or semantic error/warnings

参与评论您还未登录，请先登录后发表或查看评论

异步FIFO设计的源代码，工程，仿真波形

08-24

异步FIFO设计的源代码，工程，仿真波形 verilog

异步FIFO设计的仿真和综合

10-25

很经典，深入的FPGA FIFO设计资料，包括原理、设计框图，深入研究FIFO必备

异步FIFO——结构、Verilog代码实现与仿真

wulsong的博客

09-28

3860

1. FIFO简介 FIFO（First In First Out）是一种先进先出的数据缓冲器，它与普通存储器的区别是没有外部读写地址线，这样使用起来非常方便。但缺点是只能顺序写入数据、顺序读出数据，其数据地址由内部读写指针自动加1完成，不能像普通地址线那样自动寻址。用途1：\color{gold}{用途1：}用途1：异步时钟之间的接口电路（在现代集成电路芯片中，随着设计规模的不断扩大，系统中往往含有数个时钟）。异步FIFO用作两个不同时钟域之间的数据缓冲，当写速率高于读速率时，需要使用FIFO

以异步fifo为例使用vcs进行仿真（一）：建立asyn_fifo仿真工程

feifan1996的博客

03-27

1010

fifo具体理论可以参考https://blog.youkuaiyun.com/alangaixiaoxiao/article/details/81432144 主要点：时钟之间通过打两拍进行同步，减小亚稳态的概率（不一定逻辑是正确的）地址采用格雷码。因为二进制可能同时有多位进行变化，相对于每次只发生一位变化的格雷码易发生亚稳态。 ...

UVM平台用VCS仿Xilinx AXIS-FIFO IP

05-17

3万+

二、异步FIFO （1）FIFO基本概念（2）异步FIFO基本概念（3）异步FIFO的作用（4）异步FIFO的读/写指针（5）异步FIFO空/满标志（6）指针计数器的选择（7）二进制与格雷码相互转换三、Spec （1）Function descripton （2）Feature list （3）Block Diagram （4）Interface description...............

Verilog功能模块——异步FIFO

徐大康的博客

10-12

1889

Verilog自编实现异步FIFO，并实现了FWFT、Almost_full与Almost_empty功能

异步FIFO模块的RTL代码文件、Testbench 代码文件、tcl和makefile脚本文件

05-17

博文【异步FIFO的设计和功能验证】的源码，包含异步FIFO模块的RTL代码文件、Testbench 代码文件、tcl和makefile脚本文件

异步FIFO设计及仿真Verilog

weixin_44939178的博客

06-25

1417

异步FIFO设计Verilog 介绍 **Clifford E. Cummings的《Simulation and Synthesis Techniques for Asynchronous FIFO Design》**这篇异步FIFO仿真分析写的真的厉害，使用了非常巧妙的方法解决的空满标志判断的问题还有跨时钟阈信号亚稳态的问题，我就写一下自己读了这个之后对异步FIFO的感悟吧。两个设计要点 1：读写地址各增加一位得到地址指针使用格雷码判断数据空满状态 2：读写指针信号跨时钟阈处理空满标志判断原理空标

verilog 异步fifo设计及仿真

lcx123_的博客

05-31

586

自己参照网上的思路写了一个异步fifo，之前看到别人写的都没有数据余量，而且寄存器复位后循环置零也没有，就完善了一下。

VCS与verdi联合仿真：读取数据文件

城外南风起的博客

10-10

1628

本文首发于公众号【木叶芯】，版权所有，禁止转载。如需转载，请在评论区留言或私信申请，经同意后可转载，否则属于侵权行为。作者昵称：城外南风起原文链接：VCS与verdi联合仿真：读取数据文件 ———————————————— 在写项目的testbench时，需要将信号的数据文件读入。系统函数$readmemh/readmemb已经为我们提供了这个功能。readmemh是读取十六进制的数据。 reg [DATASIZE - 1:0] mem[0 : DEPTH - 1]; init

亚稳态与异步信号处理

weixin_46031018的博客

10-12

1115

一、亚稳态寄存器的 D 端信号需要满足建立时间 Tsu 和保持时间 Th 要求，否则就会出现 Q 端采样到不确定的值的状态，就是俗称的亚稳态。亚稳态是一个不稳定的状态，这个状态可能会很快迁移到逻辑 1 或者逻辑 0 的状态。如下图所示：绿色表示亚稳态。产生亚稳态的原因：寄存器采样需要满足一定的建立时间（setup）和保持时间（holdup），而异步电路没有办法保证建立时间（setup）和保持时间（holdup），所以会出现亚稳态。解决方法： ...

异步fifo记录

one_sir的博客

07-23

237

关于异步fifo的讲解太多了，而且基本上都讲解的很清楚，本文记录的代码调试工具为VCS和Verdi，有问题可以帮忙指正一下，欢迎交流。 fifo文章参考链接：https://blog.youkuaiyun.com/alangaixiaoxiao/article/details/81432144 代码参考链接：https://zhuanlan.zhihu.com/p/111049581 格雷码转换模块： module b2g(b, g); input[3:0] b; output[3:0] g;

模块级验证_异步FIFO_创建目录

2301_76660661的博客

02-24

655

验证开始的第一步，创建整个验证平台的目录

解决VCS加载vivado生成的fifo ip失败问题

m0_45187166的博客

11-23

8048

1.FIFO_generator_vlog_beh.v文件该文件为创建fifo ip核后生成文件，为FIFO生成的verilog行为模型。用途：异步时钟fifo的行为模型同步时钟fifo的行为模型

xilinx XPM FIFO的使用（xpm_fifo_sync）

qq_42152202的博客

11-14

2968

一定要注意FIFO_WRITE_DEPTH是2的幂，不然，输出会异常。其他的使用方式按照手册来就行。会出现数据是“x”状态。