13.FPGA_Verilog 按键消抖之按下检测

最新推荐文章于 2022-05-30 22:21:50 发布

原创

最新推荐文章于 2022-05-30 22:21:50 发布 · 2k 阅读

3 ·

CC 4.0 BY-SA版权

本文介绍了如何使用Verilog在FPGA中实现按键消抖功能，通过设置10ms的抖动时间窗口，当按键信号(key_in)持续高电平10ms后，标志位(flag)拉高，确保在消除抖动后准确检测到按键按下状态。

描述: 按键抖动5ms之内，设10ms为抖动时间。cnt控制：key_in为高的时候cnt为0， key_in为高的时候cnt计数，cnt到10ms后保持，在10ms-1时flag拉高。flag信号即为按键消抖之后的信号。

时序图:
这里写图片描述

module  key_disappears_shakes(

input       wire                sclk                ,
input       wire                rst_n               ,
input       wire                key                 ,

output      reg                 flag            

);


reg                 [18:0]      cnt                 ;


always@(posedge sclk or negedge rst_n)
if(!rst_n)
    cnt             <=          0                   ;
else