12.FPGA_Verilog 仿真文件"run do"的书写

最新推荐文章于 2024-11-01 11:11:44 发布

maple_leaf_2

最新推荐文章于 2024-11-01 11:11:44 发布

阅读量803

点赞数

CC 4.0 BY-SA版权

本文链接：https://blog.youkuaiyun.com/maple_leaf_2/article/details/81393342

本文介绍了一种使用Verilog进行硬件描述的方法，包括如何建立工作环境、加载Verilog文件、运行仿真以及添加和观察波形等关键步骤。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

.main clear 清屏
quit -sim 退出仿真

vilb work 建立work

vlog ./tb.v 找路径 ./表示同级

vlog ./../design/breathe_led_ctrl.v ./../表示上一级多个.v 用*

vsim -voptargs=+acc work.tb 去仿真

add wave /tb/breathe_led_ctrl_inst/* 添加波形

run 30ms 跑多长时间最大单位为ms

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

maple_leaf_2

关注关注

0
点赞
踩
1

收藏

觉得还不错? 一键收藏
0
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

FPGA学习日志：Verilog仿真文件的写法

m0_64198455的博客

01-30

5236

在测试台中，需要定义与模块接口匹配的输入和输出变量。通常，输入变量使用reg类型，而输出变量使用wire类型。reg clk;// 测试代码 endmodule在上面的示例中，我们定义了与模块接口匹配的输入clk和data_in，以及输出data_out。

FPGA图像处理的仿真测试激励该如何写？

qq_32010099的博客

06-25

2638

直接读位图文件生成仿真输入波形，再把仿真结果存入输出位图中。

参与评论您还未登录，请先登录后发表或查看评论

FPGA仿真文件编写

erpao的博客

02-13

830

System Verilog 编写TestBench

FPGA基础入门篇(一) Test bench 仿真文件编写方法

热门推荐

用心记录每天的学习，提升自己，虽然有的很基础但真的很重要！

05-25

2万+

编写testbench的主要目的是为了对使用的硬件描述语言设计的电路进行仿真验证。本系列的博客都是基于vivado 2017.4 Xilinx验证平台。采用的开发板为ZYNQ-7000系列的器件。

FPGA仿真：testbench（激励）文件的编写（以及Robei中一些需要注意的点）

千歌叹尽执夏的博客

01-28

1万+

手动仿真在项目开发中是比较常用的，此时需要手动编写testbench文件。对于初学者来说，可能觉得编写testbench文件比较困难，但其实并没有想象的那么复杂，我们只需要按照testbench的结构，编写基本的激励文件还是比较容易的。当编写完testbench文件后，如果以后需要仿真其它模块的话，只需要在此基础上稍作修改即可。

led_run.rar_led Verilog_run_verilog跑马灯

09-19

标题中的“led_run.rar_led Verilog_run_verilog跑马灯”表明这是一个关于使用Verilog语言实现LED跑马灯效果的项目。跑马灯通常是指LED灯按照特定顺序依次亮起或熄灭，形成类似马跑过的效果，常用于硬件电路的示例...

LED_RUN.rar_led_run.v_run_红色飓风

09-21

在实际操作中，开发者需要将“run.v”代码编译进FPGA，通过仿真验证其正确性，然后下载到开发板上进行硬件测试。调试过程中，可能需要用到逻辑分析仪或示波器等工具，观察信号波形，确保跑马灯效果按照预期工作。 ...

led_run.rar_led_run verilog_run

09-23

通过解压“led_run.rar”文件，我们可以看到具体的“led_run”文件，这可能是一个包含Verilog源代码、仿真脚本、约束文件等的项目目录。深入研究这个文件，可以更具体地了解上述知识点是如何在实际项目中应用的。...

ModelSim之命令行仿真入门.zip_FPGA verilog_modelsim_modelsim 命令_modelsim

09-23

在FPGA设计中，ModelSim是一款广泛使用的仿真工具，它支持Verilog和VHDL等硬件描述语言。本文将深入探讨ModelSim的命令行仿真，这对于开发者来说是提高效率和理解设计行为的关键技能。首先，了解ModelSim的基础...

xapp1198.zip_FPGA GTX_GTH眼图_gth_gth fpga_xilinx pcie arm

07-14

实现这一功能首先需要对Xilinx的Vivado工具链有深入理解，Vivado提供了完整的硬件描述语言（HDL）综合、仿真、布线和配置工具，用于开发FPGA设计。在设计过程中，我们需要编写Verilog或VHDL代码来定义GTX/GTH收发器...

试谈FPGA设计仿真激励文件Testbench的编写方法.pdf

07-13

试谈FPGA设计仿真激励文件Testbench的编写方法.pdf

FPGA入门基础之Testbench仿真文件编写示例

FPGA_Designer

05-02

1964

引言：在编写完HDL代码后，往往需要通过仿真软件Modelsim或者Vivadao自带的仿真功能对HDL代码功能进行验证，此时我们需要编写Testbench文件对HDL功能进行测试验证。本文我们介绍写Testbench编写的一些要点。

FPGA学习笔记（二）——Modelsim仿真、testbench编写

qq_47422985的博客

10-12

3823

这篇笔记主要讲了Modelsim的基本操作和仿真，testbench的编写，图文结合讲解软件使用方法

FPGA基础——仿真篇

joker0518的博客

11-01

3162

对于一个完整的项目开发来说，跑仿真是必不可少的，用户可以通过仿真去检查代码中的逻辑性错误，以及观察功能是否能够实现。在这里我将去介绍vivado平台所自带的仿真Simulation信号线仿出来是z（初始颜色为蓝色）：1.该信号是wire类型未赋初值，没有对其进行说明；2.该信号线悬空，未接入（出现在例化连线时未接通）信号线仿出来是x（初始颜色为红色）：1.仿真出来没有跑起来，不一定是错的，有可能是使用的复位方法不一样（同步复位）

FPGA学习笔记（五）Testbench（测试平台）文件编写进行Modelsim仿真

贾saisai的博客

10-07

3230

在测试模块中，输入信号一般定义为 reg 型信号，因为后面需要在always/initial语句块中被赋值，输出信号一般为 wire型即可。这里是定义了测试模块的名字为tb_led_dynamic，编写的.v文件中的模块叫功能模块，那里也有名字的定义。如何把自定义的信号以及模拟的信号和实际功能模块挂钩呢，所以采用的是实例化，即把模拟的输入信号传入到功能模块中。作用：返回所在模块的仿真时间，可以查看信号的出现的时间，用来把握信号的时序。定义的是仿真过程所有与时间相关量的单位(即1单位的时间)。

八位串行乘法器的Verilog测试文件和DO文件

limanjihe的专栏

05-19

6021

串行乘法器的Verilog文档在 http://blog.csdn.net/fantasy_wxe/article/details/6787055 点击打开链接中介绍的很明确，不在赘述。测试文档 module multi_CX_tb; // Inputs reg clk; reg [7:0] x; reg [7:0] y; //reg [1:0] state; // O

FPGA自学笔记（二）仿真文件tb

weixin_42365433的博客

06-19

6845

仿真testbench

FPGA ModelSim 仿真

tianhaojie的博客

10-26

2392

FPGA ModelSim 仿真1、编写文件2、ModelSim 仿真 1、编写文件编写文件并保存编写测试文件 2、ModelSim 仿真添加文件和测试文件编译，如有错误可以进行修改，如图：开始仿真设置仿真时间、运行设置显示方式设置波形颜色最终结果： ...

FPGA系列3——ModelSim仿真及do文件编写

flypassion的博客

11-23

508

top_clock_new_run_msim_rtl_verilog.do PAUSED at line 18

最新发布

07-01

<think>我们正在处理一个关于ModelSim仿真脚本执行时在第18行暂停的问题。用户提供的引用中包含了类似错误的描述，我们可以从中提取有用的调试信息。根据引用[1]和引用[2]，错误信息“MACRO ...PAUSED atline ...”通常表示在运行.do文件时遇到了错误，导致宏执行暂停。可能的原因包括：1.文件路径错误（如引用[3]中提到的无法打开宏文件）2.设计加载错误（如引用[2]中的“Errorloading design”）3.脚本中的命令执行失败用户的具体错误信息是：执行脚本'top_clock_new_run_msim_rtl_verilog.do'在第18行暂停。调试步骤：1.检查第18行的命令：打开该.do文件，查看第18行是什么命令。常见的命令可能是vsim、vlog、vcom等。2.检查路径：确保所有文件路径正确，尤其是被调用的文件是否存在（如设计文件、库文件等）。3.检查设计文件：确认设计文件（如Verilog文件）没有语法错误，并且已经被正确编译。4.检查库映射：如果使用了第三方库（如Altera的库），需要确保这些库已经被正确编译并映射。根据引用[4]，有一个解决类似问题的建议：在命令行中单步执行编译（即使用上箭头重新执行命令，一步一步执行）。这有助于定位在哪一步出错。具体建议：1.打开ModelSim，切换到该工程的工作目录。2.在ModelSim的Transcript窗口中，手动逐条运行.do文件中的命令（从开始到第18行，然后运行第18行的命令），观察错误信息。3.特别关注第18行命令的错误输出，例如是否提示文件不存在、编译错误、库未找到等。如果第18行是vsim命令，那么可能的原因包括： -顶层模块名称错误-需要的库没有链接-设计文件没有编译或编译失败如果第18行是其他命令（如vlog），则检查要编译的文件路径是否正确，以及文件中是否有语法错误。另外，引用[3]提到无法打开宏文件，可能是路径中含有空格或特殊字符，或者路径过长。可以尝试将工程移到较短的路径（如F:/project）下，并确保路径中没有空格和中文。总结步骤：1.定位第18行的具体命令。2.检查命令中涉及的文件路径和文件名。3.手动执行该命令，根据错误信息进行修复。4.如果问题仍然存在，检查之前的命令是否成功执行（例如，编译设计文件时是否产生了错误）。由于用户没有提供具体的第18行内容，我们只能给出一般性的建议。如果用户能提供第18行的命令和错误信息，可以进一步分析。相关问题：1.如何调试ModelSim的.do文件？2.ModelSim中常见的文件路径错误有哪些？如何避免？3.在ModelSim中如何正确编译和映射第三方库（如Altera库）？4.如何检查Verilog设计文件的语法错误？</think>### ModelSim脚本执行暂停问题分析当执行脚本 `top_clock_new_run_msim_rtl_verilog.do` 在第 **18 行暂停**时，通常由以下原因导致。请按步骤排查： --- #### **1. 检查脚本第18行的具体命令** 打开 `.do` 文件，定位第18行命令，常见问题包括： - **文件路径错误**：路径含空格、中文字符或长度超标（参考引用[3]）。 ```tcl # 错误示例：路径含空格或特殊字符 do "F:/Project A/top_clock_new.v" # 应改为短路径无空格，如 F:/ProjA/top_clock_new.v ``` - **命令语法错误**：如 `vsim`、`vlog` 参数缺失（参考引用[2]）。 - **文件不存在**：调用的设计文件（`.v`/`.sv`）未生成或路径错误（参考引用[3]）。 --- #### **2. 验证设计编译状态** 在运行脚本前，手动检查设计是否已编译： 1. 在 ModelSim 命令行逐条执行以下命令： ```tcl vlib work vlog ../rtl/top_clock_new.v # 替换为实际路径 vsim -c work.top_clock_new # 测试顶层模块加载 ``` 2. 若出现 `# Error loading design`（引用[1][2]），说明 RTL 代码有语法错误或模块名不匹配。 3. 修复后重新生成脚本（Quartus 中点击 *Processing > Start > EDA Simulation*）。 --- #### **3. 路径和权限问题排查** - **缩短路径层级**：将工程移至根目录（如 `D:/FPGA/proj`），避免长路径（参考引用[3][4]）。 - **检查文件权限**：确保脚本和设计文件未被只读锁定。 - **转义空格字符**：路径含空格时使用 `{}` 包裹： ```tcl # 正确写法 do {C:/My Project/top_clock_new.v} ``` --- #### **4. 单步调试脚本** 在 ModelSim 命令行手动执行脚本，定位错误行： ```tcl # 单步执行至第17行 do top_clock_new_run_msim_rtl_verilog.do 17 # 单独执行第18行命令，观察报错 run 18 ``` 若报错 `# Error: Cannot open macro file`（引用[3]），检查路径中的斜杠方向（应使用 `/` 或 `\\`）。 --- #### **5. 重新生成仿真脚本** 在 Quartus 中： 1. 清理工程：`Project > Clean Project`。 2. 重新生成脚本：`Tools > Run Simulation Tool > RTL Simulation`（参考引用[4]）。 3. 检查 Quartus 消息窗口是否有警告（如未找到顶层模块）。 --- #### **修复后验证** 成功执行脚本后，终端将显示： ```log # ** Note: Simulation start # Time: 0 ns, Iteration: 0 ``` 若仍有问题，提供第18行命令内容可进一步分析。