GICv2与GICv3中断架构对比与LPI中断机制分析

于 2025-03-05 00:34:07 发布
阅读量898 收藏 25
点赞数 18
分类专栏： 面试 学习路线 阿里巴巴 文章标签： 架构 java 开发语言
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/m0_74823863/article/details/146030863
版权

往期内容

本文章相关专栏往期内容，PCI/PCIe子系统专栏：

  1. 嵌入式系统的内存访问和总线通信机制解析、PCI/PCIe引入
  2. 深入解析非桥PCI设备的访问和配置方法
  3. PCI桥设备的访问方法、软件角度讲解PCIe设备的硬件结构
  4. 深入解析PCIe设备事务层与配置过程
  5. PCIe的三种路由方式
  6. PCI驱动与AXI总线框架解析（RK3399）
  7. 深入解析PCIe地址空间与寄存器机制：从地址映射到TLP生成的完整流程
  8. PCIe_Host驱动分析_地址映射
  9. PCIe_Host驱动分析_设备枚举
  10. PCI/PCIe设备INTx中断机制和MSI中断机制
  11. MSI-X中断机制、MSI/MSI-X操作流程详解
  12. RK3399 PCIe 中断处理与映射分析（INTx中断机制源码分析）

Uart子系统专栏：

  1. 专栏地址：Uart子系统
  2. Linux内核早期打印机制与RS485通信技术
    – 末片，有专栏内容观看顺序

interrupt子系统专栏：

  1. 专栏地址：interrupt子系统
  2. Linux 链式与层级中断控制器讲解：原理与驱动开发
    – 末片，有专栏内容观看顺序

pinctrl和gpio子系统专栏：

  1. 专栏地址：pinctrl和gpio子系统

  2. 编写虚拟的GPIO控制器的驱动程序：和pinctrl的交互使用

    – 末片，有专栏内容观看顺序

input子系统专栏：

  1. 专栏地址：input子系统
  2. input角度：I2C触摸屏驱动分析和编写一个简单的I2C驱动程序
    – 末片，有专栏内容观看顺序

I2C子系统专栏：

  1. 专栏地址：IIC子系统
  2. 具体芯片的IIC控制器驱动程序分析：i2c-imx.c-优快云博客
    – 末篇，有专栏内容观看顺序

总线和设备树专栏：

  1. 专栏地址：总线和设备树
  2. 设备树与 Linux 内核设备驱动模型的整合-优快云博客
    – 末篇，有专栏内容观看顺序

img

目录

1.资料

2.GICv2

img

GICv2的三种中断类型

  1. 软件触发中断（SGI）：

    • 由软件生成，主要用于不同CPU核之间的通信。每个CPU核可以通过写入SGI寄存器（如ICDSGIR）触发中断，并将其发送给所有核或指定的核。
    • SGI的中断号为0-15，这些号位于固定的中断号范围内。软件可以决定使用哪些号来通信。

  2. 私有外设中断（PPI）：

    • 由特定CPU核私有的外设生成。这些中断源只针对单个CPU核，因此每个核独立处理自己的PPI。
    • PPI的中断号为16-31，典型的例子包括每个CPU核的定时器。

  3. 共享外设中断（SPI）：

    • 由系统中共享的外设（即非核私有设备）生成。SPI可以路由到一个或多个CPU核，以处理来自系统级设备的中断请求。
    • SPI的中断号为32-1020，它们用于系统中广泛的外设，比如I/O控制器等。

这些中断类型在GICv2中构成了中断处理的基础框架，在GICv3中进一步增强了对更复杂中断场景的支持。

在GICv2里，设备向中断控制器发出中断，必须使用物理上的线路：

img

之前提到过，就像INTx#，这种采用传统的中断信号线传递中断信号的方式，如果有很多个外设的时候就需要有对应数量的信号线，这是不理想的，因此就引入了像MSI/MSI-X这种采用TPL包触发发送中断信息的方式，设备往某个地址写入数值，即可触发中断。

3.GICv3

MSI如何触发中断在之前的章节就讲过了，往特定的寄存器传值写入触发中断，那这个寄存器的地址？？？写什么值？？？ 继续往下看。

3.1 SPI触发

在GICv3中，SPI可以通过MSI的方式触发中断。通常情况下，传统的SPI由外围设备通过硬件信号产生，但通过MSI方式，设备可以直接通过写入消息的方式在GIC中触发中断。要产生或清除SPI中断时，涉及的寄存器操作如下：

产生中断：

  • 写寄存器**GICD_SETSPI_NSR**（Non-Secure Sets SPI Register）或**GICD_SETSPI_SR**（Secure Sets SPI Register）：

    • 写入这些寄存器可以触发一个SPI中断。设备或软件可以使用这些寄存器来通知GIC某个中断已被请求。
    • 选择NSR或SR取决于中断是在安全世界还是非安全世界触发的。

清除中断：

  • 写寄存器**GICD_CLRSPI_NSR**（Non-Secure Clear SPI Register）或**GICD_CLRSPI_SR**（Secure Clear SPI Register）：

    • 在中断处理完成后，清除这些寄存器可以停止对应的SPI中断。

3.2 LPI触发

而GIC V3里新增加了一类中断：LPI(Locality-specific Peripheral Interrupts)框图如下：

img

在GICv3中，LPI（Locality-specific Peripheral Interrupt）是一种特别为MSI设计的低延迟中断。LPI专门用于大量MSI的场景，比如虚拟化环境中为每个虚拟设备提供独立的中断号。LPI的触发方式与传统的SPI不同。

触发方式1：写寄存器**GICR_SETLPIR**

  • GICR_SETLPIR寄存器用于直接触发某个特定的LPI中断。
  • 设备或软件可以通过写入该寄存器触发LPI，而不是依赖于GITS_TRANSLATER机制。这种方式更直接。

触发方式2：写寄存器**GITS_TRANSLATER**

  • GITS_TRANSLATER寄存器是GICv3中的一部分，位于ITS（Interrupt Translation Service）中。
  • 当设备触发MSI时，它会将数据写入GITS_TRANSLATER，其中的数据（称为EventID）与LPI的映射表关联，进而触发相应的LPI中断。
  • EventID可以看作是LPI的标识符。通过ITS，GIC能够将MSI消息转换为对应的LPI，并将其路由到适当的CPU。

3.3 GICv3所有的中断号

0~1023跟GICv2保存一致。

INTID

中断类型

描述

0~15

SGI

16~31

PPI

32~1019

SPI

设备发出的中断

1020~1023

SPI

用于特殊目的

1024~1055

-

保留

1056~1119

PPI

扩展的PPI，GICv3.1才支持

1120~4095

-

保留

4096~5119

SPI

扩展的SPI，GICv3.1才支持

5120~8191

-

保留

8192~芯片实现

LPI

4.LPI的触发方式

在上文中提到过两种触发方式，都是往寄存器写值，寄存器长啥样？写入什么类型的值？

4.1 第一种触发方式

直接写入GICR_SETLPIR寄存器

img

把LPI的中断号（INT ID）写入这个寄存器即可触发中断。

4.2 第二种触发方式（常用）

img

img

  1. 外设发送中断消息到ITS

    • img

    • 当外设产生中断时，它会通过写入GITS_TRANSLATER（上图）寄存器发送一个中断消息。这个消息中包含两个重要的标识符：

    • DeviceID：标识哪个设备发出了中断。这是外设的唯一ID。

    • EventID：标识同一个设备上哪个具体事件发生了中断。一个设备可以触发多个中断，每个中断对应不同的EventID。

    • 外设并不需要知道如何将这些ID转换成中断号（INTID）或路由到哪个处理器，这些都由GICv3的ITS模块处理。

  2. ITS查找Device Table

    • 当ITS接收到包含DeviceID和EventID的消息后，它会首先根据DeviceID在Device Table中查找该设备的记录。

      • Device Table 是一个全局表，每个能够产生MSI中断的设备在这个表中有一项记录。
      • 这项记录指向该设备的Interrupt Translation Table（ITT， 中断转换表）。每个设备都有自己的ITT，用于将EventID映射到GIC中的中断ID（INTID）。

  3. ITS查找Interrupt Translation Table（ITT）

    • ITS使用EventID在设备的ITT中查找一项记录。

      • ITT 中的每一项记录包含：

        • INTID：这是最终传递到GIC中的中断标识符。GIC使用INTID来识别和处理这个中断。
        • Collection ID：用于标识该中断应该被路由到哪个处理器上的Redistributor。

  4. ITS查找Collection Table

    • ITS根据从ITT中找到的Collection ID在Collection Table中查找。

    • Collection Table保存每个中断目标的信息。它包含将中断路由到哪个CPU核上的信息，即"Target Redistributor"。

  5. 中断路由到目标Redistributor

    • ITS查找完Collection Table后，找到中断应发送的目标处理器（Redistributor）。
    • 然后，它会将中断消息发往目标Redistributor，GIC最终将中断投递到对应的CPU核，完成中断处理。

总的大概就是：

  1. 外设发送中断消息（DeviceID + EventID） → ITS接收消息
  2. ITS使用DeviceID查找Device Table → 找到设备的ITT
  3. ITS使用EventID查找ITT → 找到INTID和Collection ID
  4. ITS使用Collection ID查找Collection Table → 找到目标Redistributor（处理器）
  5. 中断消息发送到目标Redistributor → 投递到CPU，处理中断

img

Device Table、Interrupt Translation Table、Collection Table都是在内存里，但是我们不能直接去设置内存。而是通过发送ITS命令来设置这些表格。

5.提问

回到之前的提问，MSI如何触发中断在之前的章节就讲过了，往特定的寄存器传值写入触发中断，那这个寄存器的地址？？？写什么值？？？

看完上面就知道的差不多了，只不过需要注意的是寄存器的地址，外设在使用的时候是经过映射的pci_addr

img

ARM发布gicv5中断控制器，支持64个PPI，支持65535个core，支持16777216个SPI中断，支持16777216个LPI中断，专门为armv9打造
baron-周贺贺-代码改变世界ctw
04-25 112
GICv5引入了虚拟化的ITS（Interrupt Translation Service），允许虚拟机直接管理设备中断的映射关系，减少Hypervisor干预，降低虚拟化延迟。扩展性提升：GICv5支持多达128个PE（CPU核心），相比GICv4的256个PE有所减少，但通过重新设计的分布式架构优化了大规模多核场景下的中断分发效率。支持将中断直接注入到虚拟机的vCPU，无需Hypervisor参与，显著提升虚拟化性能（类似GICv4的Direct LPI机制，但扩展了适用场景）。
06-GICv3_v4_overview
baron-周贺贺-代码改变世界ctw
10-07 742
目录1 Overview1.1. Background2 Before you begin3 What is a Generic Interrupt Controller?3.1. A brief history of the Arm CoreLink GIC4 Arm CoreLink GIC fundamentals4.1. Interrupt types4.1.1 How interrupts are signaled to the interrupt controller4.2. Interrupt
GICv3_LPI机制
jia_weihui的博客
02-10 1288
中断号0-15保留用于SGI的中断号。能产生MSI中断的设备，都有一个DeviceDI(设备ID)，它产生的每一个MSI中断都有一个EventID(事件ID)。它们标识CPU核私有的中断源，并且独立于另一个内核上的相同中断源，比如，每个核的计时器。对于原来的SPI，它也是可以使用MSI的方式传递的，这个功能是可选的。在这样一个速食的时代，坚持做自己，慢下来，潜心琢磨，心怀敬畏，领悟知识，才能向下扎到根，向上捅破天，背着世界往前行！在复杂系统中有成本上千的中断时，就需要成本上千的中断信号线，这太复杂了。
[gic]-ARM gicv3/gicv2的总结和介绍-PPT
baron-周贺贺-代码改变世界ctw
10-30 3756
gic,gicv2,gicv3,中断控制器,IRQ,FIQ,Serror, 中断，同步异常，异步异常，TF-A,TF-M,ATF,TrustedFirmware,trustzone,TEE,optee,trusty,tlk,lk,armv8,armv9,arm,secureboot,BL31,BL32,BL1,BL2,hypervisor,终端安全,secureboot,security,virtulization
ARM GIC（六）gicv3架构-LPI
nuoweishizi的博客
10-11 2838
在gicv3中，引入了一种新的中断类型。message based interrupts，消息中断。 一、消息中断 外设，不在通过专用中断线，向gic发送中断，而是写gic的寄存器，来发送中断。 这样的一个好处是，可以减少中断线的个数。 为了支持消息中断，gicv3，增加了LPI，来支持消息中断。并且为他分配了特别多的中断号，从8192开始，移植到16777216。 LPI，locality-specific peripheral interrupts。spec中，用了一章，来介绍这个LPI。 二、LPI
GICv3软件overview手册之LPI（1）
flyingnosky的专栏
12-30 1039
1. ITS操作 一个外设通过写ITS中的GITS_TRANSLATER来产生LPI。写操作提供给ITS如下信息： （1）EventID 该值会写往GITS_TRANSLATER。EventID标识外设发送的是哪个中断。EventID可能与INTID一样，或通过ITS将INTID转换为EventID。 （2）DeviceID DeviceID标识外设。DeviceID的产生由实现定义的。 ITS转换EventID，该EventID被...
[gic]-ARM gicv3/gicv4的详细介绍-2020/08
baron-周贺贺-代码改变世界ctw
08-10 7691
gic,gicv2,gicv3,中断控制器,IRQ,FIQ,Serror, 中断，同步异常，异步异常，TF-A,TF-M,ATF,TrustedFirmware,trustzone,TEE,optee,trusty,tlk,lk,armv8,armv9,arm,secureboot,BL31,BL32,BL1,BL2,hypervisor,终端安全,secureboot,security,virtulization
Linux 中断机制（二）之中断子系统框架
热门推荐
Projectsauron 的博客
08-14 4万+
用户层：用户层是中断的使用者，主要包括各类设备驱动。这些驱动程序通过中断相关的接口进行中断的申请和注册。当外设触发中断时， 用户层驱动程序会进行相应的回调处理，执行特定的操作。通用层：通用层也可称为框架层，它是硬件无关的层次。通用层的代码在所有硬件平台上都是通用的，不依赖于具体的硬件架构或中断控制器。通用层提供了统一的接口和功能， 用于管理和处理中断， 使得驱动程序能够在不同的硬件平台上复用。硬件相关层：硬件相关层包含两部分代码。
10-ARM gicv3/gicv4的总结-基础篇
baron-周贺贺-代码改变世界ctw
12-26 5077
gic,gicv2,gicv3,中断控制器,IRQ,FIQ,Serror, 中断，同步异常，异步异常，TF-A,TF-M,ATF,TrustedFirmware,trustzone,TEE,optee,trusty,tlk,lk,armv8,armv9,arm,secureboot,BL31,BL32,BL1,BL2,hypervisor,终端安全,secureboot,security,virtulization
[A-32]ARMv8/v9-GIC-LPIs类型中断的架构和工作机制
基层架构师的分享
02-28 1447
本文简要介绍了GIC LPIs类型中断的相关架构课题和工作机制。
来看看ARM gicv2/gicv3的详解
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
03-06 1458
最近在做实验室的版本兼容，很我一直以为这个gicv2和gicv3版本更新的年代不是很久。最后看了一下gicv2的文章发现在2016年都有了，为什么现在还有gicv2，吐槽一下。不过活还是得干，之前做过关于gicv3的东西，但是现在还得整个gicv2，在基于这个gicv3上进行修改，那么必须对比一下这两个之间的差别。
GIC v3 详解
柏鑫的博客
09-25 1230
公用的外部设备中断，也定义为共享中断。可以多个Cpu或者说Core处理，不限定特定的Cpu。比如按键触发一个中断，手机触摸屏触发的中断。私有外设中断。这是每个核心私有的中断。PPI会送达到指定的CPU上，应用场景有CPU本地时钟。软件触发的中断。软件可以通过写GICD_SGIR寄存器来触发一个中断事件，一般用于核间通信。LPI是GICv3中的新特性，它们在很多方面与其他类型的中断不同。LPI始终是基于消息的中断，它们的配置保存在表中而不是寄存器。比如PCIe的MSI/MSI-x中断。
【转】ARM GIC中断系列（五）：gicv3架构-LPL
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
12-18 1146
LPI是一种基于消息的边沿中断。也就是，中断信息，不在通过中断线，进行传递，而是通过memory。gic内部，提供一个寄存器，当外设往这个地址，写入数据时，就往gic发送了一个中断。在soc系统中，**外设想要发送中断给gic，是需要一根中断线的。**如果现在一个外设，需要增加一个中断，那么就要增加一根中断线，然后连接到gic。这样，就需要修改设计。而引入了LPI之后，当外设需要增加中断，只需要使用LPI方式，传输中断即可，不需要修改soc设计。引入了LPI之后，gicv3中，还加入了。
ARM处理器 -- 中断控制器GICv3
hello_yj的专栏
07-22 2470
其他安全状态的中断被作为FIQ类型中断、此类异常被带入EL3执行环境，软件切换到EL3环境执行时，需要执行必要的上下文切换。软件分配LPI中断的中断号到Collections，便于高效的移动中断从一个PE到另一个PE。当PE已经在处理一个低优先级的中断时收到一个高优先级的中断信号，此时就有可能发生中断对PE的竞争。SPI、PPI、SGI中断的优先级为8bit，但是LPI的中断优先级只有6bit，低两位通常作为0. LPI也总是被当作Non-Secure Group1 中断。
【转】ARM GIC中断系列（三）：gicv3架构基础
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
12-18 1929
GICv3架构是GICv2架构的升级版，增加了很多东西。变化在于以下： + 使用属性层次（affinity hierarchies），来对core进行标识，使gic支持更多的core + 将cpu interface独立出来，用户可以将其设计在core内部 + 增加redistributor组件，用来连接distributor和cpu interface + 增加了LPI，使用ITS来解析 + 对于cpu interface的寄存器，增加系统寄存器访问方式
GIC与中断处理
cy413026的博客
02-27 1096
下文通过几个疑问 给出了硬件和软件是怎么交互并处理中断的。
【ARMv8/v9 GIC 系列 1.4 -- GIC 中断分类 SGI | PPI | SPI 及中断检测流程】
CodingCos的博客
06-21 3476
ARMv9架构继续支持ARMv8引入的中断管理机制，包括SPI（共享外设中断）、PPI（每处理器中断）和SGI（软件生成的中断）。这些中断类型为不同的应用场景提供了灵活性和高效的中断处理方式。此外，GIC V3中断控制器的组成部分包括：distributor，Redistributor，cpu interface，ITS。GICv3中断号分配对于每个中断，从产生到处理再到结束，是有一个完整的生命周期的。forwarding方式，由以下寄存器实现。
GIC规格学习（一）
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
02-16 701
注意：（1）Arm GIC架构保证1：N中断在目标PE组的其中一个PE；（2）1：N中断可以没最高优先级的中断上，或被ICC_PMR_EL1屏蔽的中断。
中断控制器GICv3怎么关闭
最新发布
04-23
<think>好的，我现在需要帮助用户解决如何在ARM架构中配置或关闭GICv3中断控制器的问题。首先，我要回顾用户提供的引用内容，看看有没有相关的信息。引用[1]提到GICv3是根中断控制器，mt_eint是二级控制器，这可能涉及到中断控制器的层级结构。引用[2]讨论了设置EOI模式，这可能和中断处理完成后的操作有关。引用[3]则提供了GICv3的文档资料，包括SPI和LPI的触发方式，以及中断号的信息。 用户的问题是关于关闭GICv3的配置方法。首先，我需要考虑在ARM架构中，中断控制器的配置通常是在系统初始化阶段由固件或操作系统完成的，比如U-Boot或Linux内核。关闭中断控制器可能不是一个常见的操作，因为系统需要中断来处理各种事件。但用户可能有特殊需求，比如调试或特定低功耗场景。 根据GICv3的架构文档，中断控制器的配置涉及到寄存器设置。可能的步骤包括：禁用中断分发、屏蔽所有中断源、设置相关控制寄存器。例如，GICD_CTLR寄存器控制分发器的全局启用，将其设置为0可以禁用所有中断的分发。此外，每个CPU接口的寄存器（如ICC_CTLR_EL1）也需要配置，可能涉及EOI模式或中断组的启用。 另外，用户可能需要知道如何在操作系统层面关闭中断，比如在Linux中使用API或内核模块来操作GICv3。但需要注意，直接操作硬件寄存器需要权限，通常在内核空间进行。 还需要考虑安全性，错误配置可能导致系统不稳定或崩溃。因此，在指导用户时必须强调谨慎操作，并建议参考官方文档和代码示例。同时，提醒用户关闭中断控制器可能影响系统功能，需确保有替代的中断处理机制。 最后，生成相关问题时要围绕配置、调试、关闭中断的影响等方面，帮助用户深入理解相关主题。</think>### ARM架构中GICv3中断控制器的配置与关闭方法 在ARM架构中，GICv3中断控制器的配置与关闭需通过寄存器操作实现，通常分为以下步骤： --- #### **1. 全局关闭中断分发** GICv3的**分发器（Distributor）**控制全局中断分发，通过`GICD_CTLR`寄存器实现： - **寄存器地址**：基地址 + `0x1000`（GICD_CTLR偏移量） - **操作方式**： ```c // 关闭所有中断分发（Group0/1） write_gicd_reg(GICD_CTLR, 0x0); ``` 该操作会停止所有中断的全局分发，但CPU接口可能仍会处理已分发的中断[^2]。 --- #### **2. 屏蔽CPU接口的中断处理** 每个CPU接口通过`ICC_CTLR_EL1`或`ICC_CTLR_EL3`控制中断信号： - **操作方式**： ```c // 关闭CPU接口的中断信号（EL1为例） msr ICC_CTLR_EL1, 0x0; ``` 此操作会禁用CPU对中断的响应，但需注意不同异常级别（EL1/EL3）的权限要求[^2]。 --- #### **3. 屏蔽特定中断源** 通过配置`GICD_ISENABLERn`和`GICD_ICENABLERn`寄存器，关闭特定中断： ```c // 关闭中断号为INT_ID的中断 int reg_offset = (INT_ID / 32) * 4; uint32_t mask = 1 << (INT_ID % 32); write_gicd_reg(GICD_ICENABLERn + reg_offset, mask); ``` --- #### **4. 关闭LPI中断（可选）** 若系统支持LPI（Locality-specific Peripheral Interrupt），需操作`GICR_CTLR`寄存器： ```c // 关闭Redistributor的LPI功能 write_gicr_reg(GICR_CTLR, 0x0); ``` --- #### **注意事项** 1. **硬件依赖**：寄存器地址和位定义可能因具体实现（如GIC-600 vs GIC-500）而异，需查阅芯片手册。 2. **权限要求**：部分寄存器需在EL3或安全状态下操作。 3. **系统影响**：关闭GICv3可能导致系统无法响应中断，仅建议在调试或低功耗场景使用。 --- ### **示例代码（U-Boot/Linux内核）** ```c // 关闭GICv3分发器 void disable_gicv3(void) { // 关闭全局中断分发 writel(0x0, GICD_BASE + GICD_CTLR); // 关闭所有CPU接口 for (int i = 0; i < NR_CPUS; i++) { writel(0x0, GICR_BASE(i) + GICR_CTLR); } // 屏蔽所有SPI中断 for (int i = 32; i < MAX_IRQ; i += 32) { writel(0xFFFFFFFF, GICD_BASE + GICD_ICENABLERn + (i / 8)); } } ``` ---
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值