GICv3_LPI机制

最新推荐文章于 2025-09-13 00:29:16 发布
原创 最新推荐文章于 2025-09-13 00:29:16 发布 · 1.3k 阅读 · 13 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#linux #嵌入式硬件 #arm开发 #驱动开发 #架构

文章介绍了GICv3中断控制器的改进，包括新增的基于消息的中断MSI和局部特定外设中断LPI。LPI有两种触发方式：直接写入GICR_SETLPIR或通过ITS转换EventID。GICv3还支持MSI，简化了大型系统中断线路的需求。文章还提到了GICv2的中断类型和GICv3的内部结构。

GICv3_LPI机制

文章目录

参考资料：

  • 《ARM® Generic Interrupt Controller Architecture Specification Architecture version 2.0(IHI0048B_b_gic_architecture_specification_v2).pdf》
  • 《IHI0069G_gic_architecture_specification.pdf》第5章
  • 《GICv3_Software_Overview_Official_Release_B.pdf》
  • ARM GIC（六）gicv3架构-LPI

一、 GICv2

框图如下：

在这里插入图片描述
在这里插入图片描述
GIC V2有3种中断：

① 软件触发中断（SGI，Software Generated Interrupt）
这是由软件通过写入专用仲裁单元的寄存器即软件触发中断寄存器（ICDSGIR）显式生成的。它最常用于CPU核间通信。SGI既可以发给所有的核，也可以发送给系统中选定的一组核心。中断号0-15保留用于SGI的中断号。用于通信的确切中断号由软件决定。

② 私有外设中断（PPI，Private Peripheral Interrupt）
这是由单个CPU核私有的外设生成的。PPI的中断号为16-31。它们标识CPU核私有的中断源，并且独立于另一个内核上的相同中断源，比如，每个核的计时器。

③ 共享外设中断（SPI，Shared Peripheral Interrupt）
这是由外设生成的，中断控制器可以将其路由到多个核。中断号为32-1020。SPI用于从整个系统可访问的各种外围设备发出中断信号。

在GICv2里，设备向中断控制器发出中断，必须使用物理上的线路：
在这里插入图片描述
在复杂系统中有成本上千的中断时，就需要成本上千的中断信号线，这太复杂了。

于是在GICv3中引入MSI(“message-based interrupts”)，设备往某个地址写入数值，即可触发中断。

二、 GICv3

2.1 MSI

在GICv3里，添加了MSI(“message-based interrupts”)，设备往某个地址写入数值，即可触发中断：
在这里插入图片描述
使用消息来发送中断，好处是可以省略硬件线路。在大型系统中有成百上千个中断，使用MSI可以省下很多线路。

2.2 GICv3内部结构

GIC V3里新增加了一类中断：LPI(Locality-specific Peripheral Interrupts)

框图如下：

在这里插入图片描述
对于原来的SPI，它也是可以使用MSI的方式传递的，这个功能是可选的。如果GICv3支持MSI方式的SPI，要产生/清除中断时，操作如下GIC寄存器：

  • 产生中断：写寄存器GICD_SETSPI_NSR 或 GICD_SETSPI_SR
  • 清除中断：写寄存器GICD_CLRSPI_NSR 或 GICD_CLRSPI_SR

对于LPI中断，有两种触发方式：

  • 写寄存器GITS_TRANSLATER
    • 设备把数据写入GITS_TRANSLATER寄存器，写入的值被称为EventID
  • 写寄存器GICR_SETLPIR

2.3 中断号

0~1023跟GICv2保存一致。

INTID中断类型描述
0~15SGI
16~31PPI
32~1019SPI设备发出的中断
1020~1023SPI用于特殊目的
1024~1055-保留
1056~1119PPI扩展的PPI，GICv3.1才支持
1120~4095-保留
4096~5119SPI扩展的SPI，GICv3.1才支持
5120~8191-保留
8192~芯片实现LPI

三、 LPI的触发方式

LPI有两种触发中断的方式：

  • 把INTID直接写入GICR_SETLPIR寄存器
  • 使用ITS把EventID 转换为LPI INTID，会用到"GITS_TRANSLATER"寄存器

这两种方法只能支持一种。

3.1 使用GICR_SETLPIR

这个寄存器格式如下：
在这里插入图片描述
把LPI的中断号写入这个寄存器即可触发中断。

3.2 使用ITS

ITS的意思是：Interrupt Translation Service，中断转换服务。
在这里插入图片描述
能产生MSI中断的设备，都有一个DeviceDI(设备ID)，它产生的每一个MSI中断都有一个EventID(事件ID)。"DeviceID+EventID"组合被传入ITS，IDS会把它们转换为INTID。

过程如下：

  • 外设发生中断消息(Interrupt Message)到ITS
    • 外设只要写GITS_TRANSLATER就可以发送消息，这个寄存器格式如下：
      在这里插入图片描述
    • 消息里包含有：DeviceID(哪一个设备)、EventID(这个设备的哪一个中断)
  • ITS使用DeviceID在Device Table中找到一项
    • 只有一个Device Table
    • 每一个能发生MSI中断的设备在里面都有一项，它指向这个设备的Interrupt Translation Table(中断转换表，简称ITT)
    • 每一个能发生MSI中断的设备，都有一个ITT
  • ITS使用EventID在ITT中找到一项，从中返回INTID和Collection ID
  • ITS使用Collection ID在Collection Table中找到一项，从中返回"Target Redistributor"，即：中断发给哪个CPU
  • ITS把INTID发给Redistributor

在这里插入图片描述
在这里插入图片描述
上图中Device Table、Interrupt Translation Table、Collection Table都是在内存里，但是我们不能直接去设置内存。而是通过发送ITS命令来设置这些表格。

我们不研究ITS的内部细节，暂且了解这些内容即可。

致谢

以上笔记源自韦东山老师的视频课程，感谢韦老师,韦老师是嵌入式培训界一股清流，为嵌入式linux开发点起的星星之火，也愿韦老师桃李满园。聚是一团火，散是满天星！

在这样一个速食的时代，坚持做自己，慢下来，潜心琢磨，心怀敬畏，领悟知识，才能向下扎到根，向上捅破天，背着世界往前行！
仅此向嵌入行业里的每一个认真做技术的从业者致敬

06-GICv3_v4_overview
baron-周贺贺-代码改变世界ctw
10-07 792
目录1 Overview1.1. Background2 Before you begin3 What is a Generic Interrupt Controller?3.1. A brief history of the Arm CoreLink GIC4 Arm CoreLink GIC fundamentals4.1. Interrupt types4.1.1 How interrupts are signaled to the interrupt controller4.2. Interrupt
GICv3_v4_overview
baron-周贺贺-代码改变世界ctw
11-28 950
GIC 分为不同类型的中断源： - Shared Peripheral Interrupt (SPI) ： 共享中断 - Private Peripheral Interrupt (PPI) ： 私有中断 - Software Generated Interrupt (SGI) ： 软件产生中断 - Locality-specific Peripheral Interrupt (LPI) 每个中断源都由一个 ID 号标识，称为 INTID。 前面列表中介绍的中断类型就是根据 INTID 的范围定义的：
GICv3_Software_Overview_Official_Release_B.pdf
01-29
This document provides a software focused overview of the features of GICv3, and describes the operation of a GICv3 compliant interrupt controller. It is also a primer on how to configure a GICv3 interrupt controller for use in a bare metal environment. This document compliments the ARM® Generic Interrupt Controller Architecture Specification GIC architecture version 3.0 and 4.0. It is not a replacement or alternative. Refer to the ARM® Generic Interrupt Controller Architecture Specification GIC architecture version 3.0 and 4.0 for detailed descriptions of registers and behaviors.
Arm Generic Interrupt Controller v3 and v4（GICv3v4）学习（二）
新时代农民工---码农
01-19 787
该博客主要为个人学习，通过阅读官网手册整理而来（个人觉得阅读官网的英文文档非常有助于理解各个IP特性）。若有不对之处请参考，以官网参考文档为准。Arm Generic Interrupt Controller v3 and v4学习一共分为三章，这是第二章。
革命性突破：Linux内核ACPI idle驱动如何让服务器功耗骤降40%
gitblog_01011的博客
09-13 717
你还在为数据中心电费单发愁吗？还在忍受服务器CPU空转时的能源浪费吗？本文将带你深入了解Linux内核中acpi_idle驱动的实现原理，通过解析[drivers/acpi/processor_idle.c](https://link.gitcode.com/i/9ddc88cbf9e0af81fe5b56af44b8eb85)核心源码，揭示如何通过ACPI C状态管理让闲置CPU进入深度休眠，实...
GICv3/4 - GIC Architecture Spec解析（转）
weixin_50583899的博客
12-14 1599
一、从功能器件来看 GICv3-4已经开始对虚拟化提供大量支撑，从物理硬件上，按照功能器件可以拆解成：Distributor、ITS、Redistributor、CPU interface的集合： Distributor Distributor连接并负责SPI(Shared Pheripheral Interrupts)中断的优先级和分发，也承载SGI(Software Generated Interrupts)的中断优先级和分发(SGI主要从1个PE发到其他PE，Distributor才能完成这
GICv3软件overview手册之LPI（1）
flyingnosky的专栏
12-30 1175
1. ITS操作 一个外设通过写ITS中的GITS_TRANSLATER来产生LPI。写操作提供给ITS如下信息： （1）EventID 该值会写往GITS_TRANSLATER。EventID标识外设发送的是哪个中断。EventID可能与INTID一样，或通过ITS将INTID转换为EventID。 （2）DeviceID DeviceID标识外设。DeviceID的产生由实现定义的。 ITS转换EventID，该EventID被...
ARM GIC（六）gicv3架构-LPI
nuoweishizi的博客
10-11 3104
在gicv3中，引入了一种新的中断类型。message based interrupts，消息中断。 一、消息中断 外设，不在通过专用中断线，向gic发送中断，而是写gic的寄存器，来发送中断。 这样的一个好处是，可以减少中断线的个数。 为了支持消息中断，gicv3，增加了LPI，来支持消息中断。并且为他分配了特别多的中断号，从8192开始，移植到16777216。 LPI，locality-specific peripheral interrupts。spec中，用了一章，来介绍这个LPI。 二、LPI
《GICv3_Software_Overview_Official_Release_B》学习笔记
2301_76355687的博客
01-05 1080
这是一篇关于《GICv3_Software_Overview_Official_Release_B》的学习笔记
GICv2与GICv3中断架构对比与LPI中断机制分析
web15085181368的博客
02-10 861
LPI的触发方式与传统的SPI不同。之前提到过，就像INTx#，这种采用传统的中断信号线传递中断信号的方式，如果有很多个外设的时候就需要有对应数量的信号线，这是不理想的，因此就引入了像MSI/MSI-X这种采用TPL包触发发送中断信息的方式，设备往某个地址写入数值，即可触发中断。通常情况下，传统的SPI由外围设备通过硬件信号产生，但通过MSI方式，设备可以直接通过写入消息的方式在GIC中触发中断。回到之前的提问，MSI如何触发中断在之前的章节就讲过了，往特定的寄存器传值写入触发中断，那这个寄存器的地址？
_ARMv8 _vgic_put_lpi_locked() 函数 解析
04-01
LPI是指基于位置的物理中断（Locality-specific Peripheral Interrupt），在GICv3中引入，主要用于支持消息信号中断，比如PCIe的MSI-X。VGIC是Hypervisor（如KVM）中模拟GIC的部分，用于处理虚拟机的虚拟中断。 接...
GICv3软件overview手册之LPI（3）
flyingnosky的专栏
01-02 855
Redistributor Redistributor通过内存中的表来对所有的物理LPI进行控制，优先级调节，pending信息控制。 LPI的配置信息存放在内存的表中。LPI配置表由GICR_PROPBASER指向。LPI配置表是全局的，即所有的Redistributor必须看到相同的配置。典型的是一个系统有单独的由所有Redistributor共享的LPI配置表。 类似的，LPI的状态信息存放在内存的表中。LPI pending表由GICR_PEND...
【转】ARM GIC中断系列（五）：gicv3架构-LPL
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
12-18 1298
LPI是一种基于消息的边沿中断。也就是，中断信息，不在通过中断线，进行传递，而是通过memory。gic内部，提供一个寄存器，当外设往这个地址，写入数据时，就往gic发送了一个中断。在soc系统中，**外设想要发送中断给gic，是需要一根中断线的。**如果现在一个外设，需要增加一个中断，那么就要增加一根中断线，然后连接到gic。这样，就需要修改设计。而引入了LPI之后，当外设需要增加中断，只需要使用LPI方式，传输中断即可，不需要修改soc设计。引入了LPI之后，gicv3中，还加入了。
GIC v3 详解
柏鑫的博客
09-25 1744
公用的外部设备中断，也定义为共享中断。可以多个Cpu或者说Core处理，不限定特定的Cpu。比如按键触发一个中断，手机触摸屏触发的中断。私有外设中断。这是每个核心私有的中断。PPI会送达到指定的CPU上，应用场景有CPU本地时钟。软件触发的中断。软件可以通过写GICD_SGIR寄存器来触发一个中断事件，一般用于核间通信。LPI是GICv3中的新特性，它们在很多方面与其他类型的中断不同。LPI始终是基于消息的中断，它们的配置保存在表中而不是寄存器。比如PCIe的MSI/MSI-x中断。
ARM GICv3 ITS介绍及代码分析
热门推荐
Hober
01-29 1万+
前言： 在ARM gicv3中断控制器，有提到过ITS的作用，本篇就ITS进行更详细的介绍以及分析linux 内核中ITS代码的实现。 inux从4.9开始，gic驱动的代码为了实现acpi的功能，代码进行过一些调整，因为个人对acpi了解有限，所以本文基于linux 4.8.17，介绍DT方式初始化的ITS代码。 ITS概述： 在GICv3中定义了一种新的中断类型，LPI（locality-sp...
GICv3软件overview手册之LPI（2）
flyingnosky的专栏
01-01 475
1. 将新命令添加到命令队列中 为了将新命令添加到命令队列中，软甲需要： （1）写新命令到队列 GITS_CWRITER指向命令队列中不包含有效命令的entry。软件必须将命令写入该entry，同时要保证此命令全局可见。 （2）更新GITS_CWRITER 软件必须更新GITS_CWRITER指向命令队列中不包含有效命令的entry。更新GITS_CWRITER通知ITS添加了新的entry。 软件可以一次多个命令到命令队列，需要提...
ARM处理器 -- 中断控制器GICv3
hello_yj的专栏
07-22 2947
其他安全状态的中断被作为FIQ类型中断、此类异常被带入EL3执行环境，软件切换到EL3环境执行时，需要执行必要的上下文切换。软件分配LPI中断的中断号到Collections，便于高效的移动中断从一个PE到另一个PE。当PE已经在处理一个低优先级的中断时收到一个高优先级的中断信号，此时就有可能发生中断对PE的竞争。SPI、PPI、SGI中断的优先级为8bit，但是LPI的中断优先级只有6bit，低两位通常作为0. LPI也总是被当作Non-Secure Group1 中断。
GIC/ITS代码分析（11）LPI中断虚拟化之概述
flyingnosky的专栏
11-30 1624
LPI中断虚拟化
GICv4的LPI中断是否支持多核路由？
最新发布
09-20
<think> 我们正在讨论ARM GIC（Generic Interrupt Controller）的中断路由问题。用户之前询问了是否可以将SPI（Shared Peripheral Interrupt）路由到指定的CPU集合而非单个CPU。现在用户的新问题是：GICv4的LPI（Locality-specific Peripheral Interrupt）中断是否支持多核路由？ 回顾之前的回答： - 对于SPI中断，GIC架构（包括v3/v4）原生不支持路由到自定义CPU集合，只能路由到单个CPU或所有CPU中的任意一个。 - 用户现在想了解LPI中断是否支持类似的多核路由。 根据ARM GICv4架构规范[^1][^2]： 1. **LPI中断特性**： - LPI是一种基于消息的中断（Message-Based Interrupt），通过写特定的内存地址（ITS寄存器）来触发。 - LPI的中断路由依赖于ITS（Interrupt Translation Service）模块的配置。 2. **LPI的路由机制**： - 每个LPI中断通过ITS转换表（Interrupt Translation Table）配置目标CPU。 - 在ITS中，每个LPI中断可以配置一个目标`DeviceID`和`EventID`，然后通过转换表映射到目标物理CPU（通过`ICID`标识）或虚拟CPU（通过`vPE`标识）[^2]。 - 关键点：**每个LPI中断只能路由到单个目标CPU（物理或虚拟）**，不支持同时路由到多个CPU。 3. **与SPI的对比**： - SPI支持两种模式：单个指定CPU或任意CPU（1-of-N）。 - LPI同样只支持单个目标CPU，但通过ITS可以实现更灵活的映射（比如动态改变目标CPU）。 4. **多播（Broadcast）支持**： - 在GICv4中，LPI本身不支持多播（即同时发送到多个CPU）。 - 但可以通过软件方式模拟：例如，触发多个LPI事件，每个事件指向不同的CPU。但这需要硬件（外设或ITS）的支持，并非GIC原生功能。 **结论**： - ❌ **GICv4的LPI中断不支持多核路由（即同时路由到多个CPU）**。 - ✅ 但LPI支持动态重定向：可以通过软件（如操作系统）动态修改ITS表项，将同一个外设中断快速切换到不同的CPU上。 --- ### 附加说明：LPI中断处理流程 1. 外设通过写内存地址（如PCIe设备的MSI-X）触发LPI。 2. ITS根据`DeviceID`和`EventID`查找转换表： $$ \text{Interrupt Translation Table Entry} = \langle \text{目标ICID}, \text{LPI ID} \rangle$$ 3. GIC根据ICID将中断发送到对应的物理CPU或虚拟CPU[^2]。 --- ### §§相关问题§§ 1. 如何在GICv4中使用ITS配置LPI中断？ 2. LPI中断与SPI中断在性能上有何差异？ 3. GICv4的虚拟化扩展如何优化LPI中断处理？ 4. ARM架构中是否存在支持多播中断的类型？ --- 参考文献： [^1]: ARM Generic Interrupt Controller Architecture Specification GICv4 [^2]: ARM GIC学习专栏（站内引用） </think> 根据 ARM GICv4 架构规范和相关技术文档[^1][^2]，LPI（Locality-specific Peripheral Interrupt）中断的路由机制如下： ### LPI 中断路由特性分析 1. **单目标路由机制** LPI 中断通过 ITS（Interrupt Translation Service）模块配置路由目标： $$ \text{ITS 表项} \rightarrow \langle \text{DeviceID, EventID} \rangle \xrightarrow{\text{映射}} \text{目标 PE} $$ 每个 LPI 中断只能映射到 **单个物理 CPU（ICID）或虚拟 CPU（vPE）**，不支持指定多个目标[^1][^2]。 2. **与 SPI 的对比** - **SPI**：支持精确路由（单核）或硬件分发（全核随机选一） - **LPI**：仅支持精确路由到单个目标 ```mermaid graph LR A[LPI触发] --> B[ITS查表] B --> C{目标类型} C --> D[单个物理CPU] C --> E[单个虚拟CPU] ``` 3. **不支持多播的原因** - LPI 设计用于低延迟外设中断（如 PCIe MSI-X），需保证原子性处理 - ITS 转换表的物理实现限制每个条目只能存储单个目标地址[^1] - 虚拟化场景中，LPI 直接注入机制要求目标唯一性 ### 变通方案 虽然不支持硬件级多核路由，但可通过软件实现近似效果： 1. **中断重定向** 在中断处理函数中触发 IPI（核间中断）广播到目标 CPU 集合： ```c // Linux 驱动示例 irq_handler() { handle_local(); // 本地快速处理 ipi_send(target_cpus); // 通知其他 CPU } ``` 2. **动态目标切换** 利用 ITS 的灵活映射特性，在不同时刻将中断路由到集合内的不同 CPU： $$ \text{时间片 } T_0 \rightarrow \text{CPU}_A, \quad \text{时间片 } T_1 \rightarrow \text{CPU}_B $$ --- ### 关键结论 - ✅ **支持**：精确路由到单个物理/虚拟 CPU - ❌ **不支持**：原生硬件级多核路由（广播或目标集合） - ⚡ **替代方案**：通过软件层 IPI 或动态 ITS 重配置间接实现多核处理 --- ###
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值